JPH10340200A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 レディ信号端子１７を演算処理装置８や汎用
ポートなどに切り替えて使用する情報処理装置１におい
て、当該レディ信号端子１７を汎用ポートなどに使用し
ている際に、演算処理装置８の暴走により設定がレディ
信号入力用に変更されて、演算処理装置８の動作が完全
に停止してしまうことを防止する。 【解決手段】 情報処理装置１のレディ信号端子１７か
ら演算処理装置８までのレディ信号の信号線２４上に、
レディ信号端子１７の内部接続先を切り換える入出力制
御回路１６を設けるとともに、演算処理装置８の設定変
更に関わらず上記内部接続先が上記演算処理装置８とな
る設定への変更を禁止する機能選択回路１４を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、各種の命令を実
行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）などの演算処理装置を有し、この演算処理
装置が外部メモリなどの外部装置にアクセスしてデータ
などの情報交換を行う情報処理装置に係り、詳しくは、
上記演算処理装置の動作を一時的に停止するレディ信号
を入力するためのレディ信号端子を他の機能用端子とし
て使用することができる情報処理装置の改良に関する。

【０００２】

【従来の技術】図１８は、従来のレディ信号端子を他の
機能用端子として使用することができる情報処理装置を
使用した情報処理システムの一例の回路構成図である。
同図において、１は情報処理装置、２は当該情報処理装
置１の実行プログラムやデータを記憶する外部メモリ、
３は上記情報処理装置１が当該外部メモリ２にアクセス
する際にデータを授受する外部データバス、４は外部端
子、５は当該外部端子４とレディ信号端子１７に接続す
る外部端子用データ線、６は情報処理システム全体を初
期状態に復帰させるリセット信号を出力するリセットス
イッチ、７はリセットスイッチ６が出力するリセット信
号を情報処理装置１に入力させる外部リセット信号線で
ある。

【０００３】また、同図に示す情報処理装置において、
８は各種の命令を実行する演算処理装置、９はこの演算
処理装置８がデータの授受に使用する内部データバス、
１０は演算処理装置８の命令に応じて上記外部データバ
ス３を内部データバス９に接続するＩ／Ｏポート、１３
は上記外部リセット信号線７からのリセット信号や演算
処理装置１からのソフトリセット信号（１１）が入力さ
れると情報処理装置を初期化するための内部リセット信
号（１２）を出力するリセット回路、１４は上記演算処
理装置８による設定に応じた機能選択信号（１５）を出
力する機能選択回路、１６はこの機能選択信号（１５）
に応じて上記レディ信号端子１７の内部接続先を演算処
理装置８と他の内部装置（例えば汎用ポートレジスタな
ど）との間で切り替える入出力制御回である。

【０００４】図１９は上記機能選択回路１４の詳細なブ
ロック図である。図において、３５は上記演算処理装置
８により書き込み可能な選択レジスタを有する選択回路
であり、当該演算処理装置８が上記内部データバス９を
用いて当該選択レジスタに書き込みを行うことで所定の
機能選択信号（１５）を出力する。なお、上記外部リセ
ット信号（７）およびソフトリセット信号（１１）は、
情報処理システムに何らかの異常が発生した場合や、初
期設定条件を変更して再立ち上げをする場合などにおい
て出力されるものであり、これらの信号（７，１１）に
応じて出力される内部リセット信号（１２）により選択
レジスタや汎用ポートレジスタなどの内容は初期設定に
変更される。

【０００５】なお、このような情報処理システムにおい
て、外部メモリ２などの外部装置と情報処理装置１と
は、上記情報処理装置１に設けられた複数のレディ信号
端子１７に外部データバス３や各種の信号線５，７を接
続することで、情報交換を行うことができる。

【０００６】次に、この情報処理システムの動作につい
て説明する。図２０のタイミングチャートに示すよう
に、このシステムではリセット（Ｔ１）直後の初期状態
では、選択回路３５の選択レジスタの内容はレディ信号
入力に設定されている。従って、演算処理装置８はリセ
ット後にセットアッププログラムを外部メモリ２から読
み出してこの設定レジスタの内容を汎用ポート信号入力
の設定に変更する（Ｔ２１）。これにより、上記演算処
理装置８は、汎用ポートレジスタにアクセスすることに
よりレディ信号端子１７を介して外部端子４との間でデ
ータの授受を行うことができる。

【０００７】このセットアップ後、演算処理装置８は、
内部データバス９と外部データバス３とをＩ／Ｏポート
１０を介して接続して、外部メモリ２から実行プログラ
ムを取り込んでその命令に従って各種の演算処理を行
い、その演算結果を演算処理装置８内部のレジスタや上
記外部メモリ２に記憶させる。そして、この動作を外部
メモリ２に記憶された実行プログラムに従って繰り返す
ことで所定の情報処理を実現する。

【０００８】

【発明が解決しようとする課題】このような情報処理シ
ステムは、以上のように構成されているので、レディ信
号端子１７の内部接続先を汎用ポートレジスタに変更し
た状態で演算処理装置８が暴走してしまった場合には、
演算処理装置８の動作が完全に停止してしまい、次のプ
ログラムを全く実行することができなくなってしまうと
いう恐れがある。

【０００９】具体的に説明すると、レディ信号とは、演
算処理装置８が外部メモリ２などにアクセスした場合
に、その外部メモリ２が外部データバス３上にデータを
セットするまでの間や、外部データバス３上のデータを
読み取るまでの間、演算処理装置８の動作を一時的に停
止するために使用するものである。これにより、演算処
理装置８と外部メモリ２との間で正しいデータの授受を
行うことができる。従って、レディ信号端子１７に汎用
ポートレジスタ用のデータがセットされている状態で演
算処理装置８が暴走し、選択レジスタの設定がレディ信
号入力に変更されてしまった場合には、上記汎用ポート
レジスタ用のデータとしてレディ信号端子１７にセット
されたデータを演算処理装置８がレディ信号入力と誤っ
て判断してしまい、演算処理装置８は永遠にその動作を
停止し続けてしまうことになる。そのような動作状態に
至る一例を図２０に併せて示す。リセット後にレディ信
号端子１７を汎用ポートに設定するとともに（Ｔ２１）
当該レディ信号端子１７にローレベルのデータを入力し
た状態で、演算処理装置８が暴走して設定レジスタがレ
ディ信号入力に書き替えられてしまうと、演算処理装置
８に永久的にレディ信号（２４）が入力されてロック状
態に至ってしまうことが図２０から判る（Ｔ２２）。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、演算処理装置の暴走によりレディ
信号端子の設定が誤ってレディ信号入力用に変更され
て、演算処理装置の動作が完全に停止してしまうことが
無い情報処理装置を得ることを目的とする。

【００１１】

【課題を解決するための手段】請求項１記載の発明に係
る情報処理装置は、レディ信号端子から演算処理装置ま
でのレディ信号の信号経路上に設けられ、上記演算処理
装置による設定変更に応じて上記レディ信号端子の内部
接続先を上記演算処理装置を含む複数の内部装置の間で
切り換える選択手段と、上記内部接続先が上記演算処理
装置となる設定への変更を禁止する変更防止手段とを設
けたものである。

【００１２】請求項２記載の発明に係る情報処理装置
は、選択手段は、レディ信号端子の内部接続先を演算処
理装置と汎用ポートレジスタとの間で切り替える切替部
と、当該演算処理装置の設定に応じた機能選択信号を出
力する選択部とからなるものである。

【００１３】請求項３記載の発明に係る情報処理装置
は、選択手段が、レディ信号端子を演算処理装置に接続
するように初期設定を行う一方で、変更防止手段は、上
記レディ信号端子の内部接続先が他の内部装置に切り替
えられた後に、再度、上記レディ信号端子の内部接続先
が上記演算処理装置に戻されるのを防止するものであ
る。

【００１４】請求項４記載の発明に係る情報処理装置
は、変更防止手段は、選択部から出力される機能選択信
号を監視するとともに、当該機能選択信号が変更された
後には当該選択部に対して内部接続先が演算処理装置と
なる設定変更を禁止する信号を出力するものである。

【００１５】請求項５記載の発明に係る情報処理装置
は、変更防止手段は、演算処理装置が選択手段に対して
所定のアクセスを実行したら、その後の設定の変更を禁
止するものである。

【００１６】請求項６記載の発明に係る情報処理装置
は、変更防止手段は、演算処理装置による選択手段に対
するアクセスを監視すると共に、当該演算処理装置によ
る設定変更動作が一度なされた後には設定の変更を禁止
するものである。

【００１７】請求項７記載の発明に係る情報処理装置
は、変更防止手段は、演算処理装置による選択手段に対
するアクセスを監視すると共に、当該演算処理装置によ
る設定の読み出し動作がなされた後には設定の変更を禁
止するものである。

【００１８】請求項８記載の発明に係る情報処理装置
は、変更防止手段は、演算処理装置によりアクセス可能
な設定禁止レジスタを有し、当該設定禁止レジスタへの
アクセスがなされた後には、当該演算処理装置による選
択手段に対する設定の変更を禁止するものである。

【００１９】請求項９記載の発明に係る情報処理装置
は、変更防止手段は、演算処理装置によりリセットされ
るタイムカウンタを有し、当該タイムカウンタのカウン
ト時間が一定の経過時間以上となったら、上記演算処理
装置への接続となる設定を禁止させるものである。

【００２０】請求項１０記載の発明に係る情報処理装置
は、変更防止手段は、選択手段から演算処理装置までの
レディ信号の信号経路上に設けられ、上記演算処理装置
に入力される上記レディ信号の連続入力時間を計測し、
一定時間以上の連続入力時間となった場合には、上記演
算処理装置への接続となる設定への変更を禁止させるも
のである。

【００２１】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は本願発明の情報処理装置を使用し
た情報処理システムの回路構成図である。同図におい
て、１はレディ信号端子１７を有する情報処理装置、２
は当該情報処理装置１の実行プログラムやデータを記憶
する外部メモリ、３は上記情報処理装置１が当該外部メ
モリ２にアクセスする際にデータを授受する外部データ
バス、４は外部端子、５は上記レディ信号端子１７と外
部端子４とを接続する外部端子用データ線、６は情報処
理システム全体を初期状態に復帰させるリセット信号
（７）を出力するリセットスイッチ、７はリセットスイ
ッチ６が出力するリセット信号（７）を情報処理装置１
に入力させる外部リセット信号線である。

【００２２】また、同図に示す情報処理装置１におい
て、８は各種の命令を実行する演算処理装置、９はこの
演算処理装置８がデータの授受に使用する内部データバ
ス、１０は演算処理装置８の命令に応じて上記外部デー
タバス３を内部データバス９に接続するＩ／Ｏポート、
１３は上記外部リセット信号線７からのリセット信号や
演算処理装置８からのソフトリセット信号線１１から信
号が入力されると情報処理装置１を初期化するための内
部リセット信号を内部リセット信号線１２に出力するリ
セット回路、１４は上記演算処理装置８による設定に応
じた所定の機能選択信号を機能選択信号線１５に出力す
る機能選択回路、１６はこの機能選択信号に応じてレデ
ィ信号端子１７の内部接続先を切り替える入出力制御回
路である。なお、図において、２４は入出力制御回路１
６から演算処理装置８へレディ信号を入力するレディ信
号線である。

【００２３】なお、外部データバス３や各種の信号線
５，７は、上記情報処理装置１に設けられた複数のレデ
ィ信号端子１７を介して情報処理装置１の各内部装置１
０，１３，１６に接続されている。

【００２４】図２は上記機能選択回路１４の内部構成を
示すブロック図である。図において、１８は演算処理装
置８による設定を保持するとともにその設定に応じた機
能選択信号（１５）を出力する選択回路（選択部，選択
手段）、２０は機能選択信号（１５）を監視するととも
に、当該機能選択信号（１５）が初期設定のレディ入力
設定から汎用ポート入力設定に変更され、更にレディ入
力設定に再変更されたら上記選択回路１８へのレディ解
除信号線１９上にレディ解除信号を出力するモニタ回路
（変更防止手段）であり、上記選択回路１８はこのレデ
ィ解除信号（１９）が入力されるとそれ以降の設定変更
を禁止する。具体的には、図３に示すように、上記選択
回路１８は、選択された機能を保持するとともにその設
定を機能選択信号（１５）として出力する選択レジスタ
２１と、内部データバス９が入力され、この入力に応じ
て上記選択レジスタ２１の内容を書き替えるリードライ
ト制御回路２２とで構成されている。また、上記レディ
解除信号（１９）は上記選択レジスタ２１に入力され、
この選択レジスタ２１はレディ解除信号（１９）が入力
されるとレディ信号入力以外の設定、つまり汎用ポート
入力の設定となるように内容を変更する。なお、図３に
おいて２３はリードライト制御回路２２から選択レジス
タ２１への選択信号線である。

【００２５】また、上記選択回路１８およびモニタ回路
２０は、リセット回路１３からの内部リセット信号（１
２）が入力されることで初期化され、特に上記選択回路
の選択レジスタ２１の内容は初期化されるとレディ信号
入力を選択するように変更される。

【００２６】図４は上記入出力制御回路１６の内部構成
を示すブロック図である。図において、２５は演算処理
装置８が内部データバス９を介してアクセス可能な汎用
ポートレジスタ、２６は上記機能選択信号（１５）に応
じてレディ信号端子１７の内部接続先を上記演算処理装
置８と上記汎用ポートレジスタ２５との間で切り替える
切替スイッチ（切替部）である。図に示すように、この
実施の形態１では、演算処理装置８と汎用ポートレジス
タ２５との２つの内部装置の間で切替えを行うので、上
記選択回路の選択レジスタ２１は１ビットのメモリで構
成し、各内部装置それぞれに切替スイッチ２６，２６を
介してレディ信号端子１７を接続するとともに、上記選
択レジスタ２１から出力される機能選択信号（１５）を
インバータ３６で反転させた信号を作って、各スイッチ
２６，２６に対して異なる極性にて与えることで択一的
な選択を行っている。

【００２７】次に、この情報処理システムの動作につい
て説明する。図５のタイミングチャートに示すように、
このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力に設定されている。従って、演算処理装置８はリセ
ット後にセットアッププログラムを外部メモリ２から読
み出してこの設定レジスタ２１の内容を汎用ポート信号
入力の設定に変更する（Ｔ２）。

【００２８】このセットアップ後、演算処理装置８は、
内部データバス９と外部データバス３とをＩ／Ｏポート
１０を介して接続して外部メモリ２から実行プログラム
を取り込んでその命令に従って各種の演算処理を行い、
その演算結果を演算処理装置８の内部レジスタや上記外
部メモリ２に記憶させる。そして、この動作を外部メモ
リ２に記憶された実行プログラムに従って繰り返すこと
で所定の情報処理を実現する。

【００２９】しかる後に、上記実行プログラムの実行最
中に演算処理装置８が暴走して上記選択回路の選択レジ
スタ２１の内容をレディ信号入力の設定に書き替えてし
まった場合には（Ｔ３）、上記モニタ回路２０が機能選
択信号（１５）のレディ信号入力への再変更を検知して
レディ解除信号（１９）を出力し、その結果、選択レジ
スタ２１は汎用ポート入力の設定に内容を戻す（Ｔ２
３）。

【００３０】従って、この実施の形態１の情報処理シス
テムでは、上記実行プログラムの実行最中に演算処理装
置８が暴走して上記選択回路の選択レジスタ２１の内容
を書き替えてしまったとしても（Ｔ３）、レディ解除信
号（１９）の入力に応じて選択レジスタ２１はその内容
をレディ信号入力の設定以外の設定に戻されるので（Ｔ
２３）、レディ信号端子１７にセットされた汎用ポート
のデータが演算処理装置８に対して誤って永続的にレデ
ィ信号（２４）として入力されてしまうことはない。そ
れ故、情報処理装置１全体が完全にストップしてしまう
こともない。

【００３１】以上のように、この実施の形態１によれ
ば、リセット後のセットアップ動作において選択回路の
選択レジスタ２１の内容を変更した後は、モニタ回路２
０からリードライト制御回路２２にレディ解除信号（１
９）が入力されて上記選択レジスタ２１の設定が再度レ
ディ信号入力の設定に変更されてしまうことがないよう
になっているので（Ｔ２）、実行プログラムの実行最中
に演算処理装置８が暴走したとしても上記選択レジスタ
２１の内容がレディ信号入力に変更されてしまうること
はなく（Ｔ３）、演算処理装置８に対して誤ったレディ
信号（２４）が入力されて情報処理装置１全体が完全に
ストップしてしまうことはない。

【００３２】また、この実施の形態１では、モニタ回路
２０は選択回路１８の出力である機能選択信号（１５）
のリセット後の変化を監視して、この信号が変化したら
レディ解除信号（１９）を出力するように構成されてい
るので、非常に簡便な監視回路の構成で上記選択レジス
タ２１の内容がレディ信号入力へ再変更されることを防
止している。

【００３３】なお、この実施の形態１では、機能選択信
号（１５）が汎用ポート入力設定からレディ信号入力設
定に再変更されたことを検知してレディ解除信号（１
９）を出力するようにモニタ回路２０を構成している
が、機能選択信号（１５）がレディ信号入力設定から汎
用ポート入力設定に変更されたことを検知してレディ解
除信号（１９）を出力するようにしても上記ロック防止
効果などを得ることができる。

【００３４】また、選択回路の選択レジスタ２１の内容
は演算処理装置８によって読み出し可能となっていても
よい。更に、レディ解除信号（１９）が発生した際に、
選択レジスタ２１の内容を汎用ポート入力の設定に変更
するようにしても、させなくてもよい。

【００３５】実施の形態２．この実施の形態２の情報処
理システムの構成は、機能選択回路１４の一部の構成が
異なる以外は、図１、図３および図４に示す実施の形態
１のものと同様の構成である。

【００３６】図６は機能選択回路１４の内部構成を示す
ブロック図である。図において、１８は演算処理装置８
による設定を保持するとともにその設定に応じた機能選
択信号（１５）を出力する選択回路、２８は選択回路１
８への書き込み動作を検出して検出信号線２７に検出信
号を出力する書き込み検出回路（変更防止手段）、２９
はこの検出信号（２７）および内部リセット信号（１
２）が入力されて、リセット後に検出信号（２７）が入
力されたら変更禁止信号線（変更防止手段）３２上に変
更禁止信号を出力する判別回路（変更防止手段）であ
り、上記選択回路１８はこの変更禁止信号（３２）が入
力されるとそれ以降の選択レジスタ２１の設定変更を禁
止する。

【００３７】また、上記選択回路１８および判別回路２
９には、リセット回路１３からの内部リセット信号（１
２）が入力されることで初期化される。なお、上記選択
回路の選択レジスタ２１は初期化後の内容は、レディ信
号入力の設定であっても、汎用ポート信号入力の設定で
あってもかまわないが、この実施の形態２では実施の形
態１と同様にレディ信号入力の設定となるように設定し
た。

【００３８】図７は上記選択回路１８の詳細なブロック
図である。図において、２１は選択された機能を保持す
るとともにその設定を機能選択信号（１５）として出力
する選択レジスタ２１、２２は変更禁止信号（３２）お
よび内部データバス９が入力され、これらの入力状態に
応じて上記選択レジスタ２１の内容を書き替えるリード
ライト制御回路、２３はリードライト制御回路２２から
選択レジスタ２１への選択信号線である。上記リードラ
イト制御回路２２が上記変更禁止信号（３２）が入力さ
れた状態においては選択レジスタ２１へのアクセスを停
止することで選択レジスタ２１の設定を変更する動作を
禁止している。

【００３９】また、上記選択回路１８およびモニタ回路
２０は、リセット回路１３からの内部リセット信号１２
が入力されることで初期化され、特に上記選択回路の選
択レジスタ２１の内容は初期化されるとレディ信号入力
を選択するように変更される。

【００４０】次に、この情報処理システムの動作につい
て説明する。図８のタイミングチャートに示すように、
このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力を選択している。従って、演算処理装置８はリセッ
ト後のセットアッププログラムを外部メモリ２から読み
出してこの選択レジスタ２１の内容を汎用ポート信号入
力に変更する（Ｔ４）。すると、上記書き込み検出回路
２８から検出信号（２７）が出力され、更に上記判別回
路２９から変更禁止信号（３２）が出力される。その結
果、選択回路のリードライト制御回路２２は、それ以
降、選択レジスタ２１の内容を変更しなくなる（Ｔ
５）。

【００４１】このセットアップ後、演算処理装置８は、
内部データバス９と外部データバス３とをＩ／Ｏポート
１０を介して接続して外部メモリ２から実行プログラム
を取り込んでその命令に従って各種の演算処理を行い、
その演算結果を演算処理装置８の内部レジスタや上記外
部メモリ２に記憶させる。そして、この動作を外部メモ
リ２に記憶された実行プログラムに従って繰り返すこと
で所定の情報処理を実現する。

【００４２】従って、この実施の形態２の情報処理シス
テムでは、上記実行プログラムの実行最中に演算処理装
置８が暴走して上記選択回路の選択レジスタ２１の内容
を書き替えようとしても（Ｔ６）、リードライト制御回
路２２が選択レジスタ２１の内容を変更してしまうこと
はないので、レディ信号端子１７にセットされた汎用ポ
ート用のデータが演算処理装置８に対して誤ってレディ
信号（２４）として入力されてしまうことはない。それ
故、情報処理装置１全体が完全にストップしてしまうこ
ともない。

【００４３】以上のように、この実施の形態２によれ
ば、リセット後のセットアップ動作において選択回路の
選択レジスタ２１の内容を変更した後は、判別回路２９
からリードライト制御回路２２に変更禁止信号（３２）
が入力されて上記選択レジスタ２１の設定が再度レディ
信号入力の選択に変更されてしまうことがないように構
成されているので（Ｔ５）、実行プログラムの実行最中
に演算処理装置８が暴走したとしても上記選択レジスタ
２１の内容がレディ信号入力の設定に変更されてしまう
ことはなく、演算処理装置８に対して誤ったレディ信号
（２４）が入力されて情報処理装置１全体が完全にスト
ップしてしまうことはない。

【００４４】実施の形態３．この実施の形態３の情報処
理システムの構成は、図９に示すように、書き込み検出
回路２８代わりに、演算処理装置８による選択回路１８
への読み出し動作を検出して検出信号（２７）を出力す
る読み出し検出回路（変更防止手段）３０を設けるとと
もに、判別回路２９がこの読み出し検出回路の検出信号
（２７）に応じて変更禁止信号（３２）を出力するよう
に変更した以外は、実施の形態２のものと同様の構成で
ある。

【００４５】次に、この情報処理システムの動作につい
て説明する。図１０のタイミングチャートに示すよう
に、このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力を選択している。従って、演算処理装置８はリセッ
ト後のセットアッププログラムを外部メモリ２から読み
出してこの選択レジスタ２１の内容を汎用ポート信号入
力に変更する（Ｔ７）。その後、演算処理装置８が選択
回路１８に対してリードアクセスすると、上記読み出し
検出回路３０から検出信号（２７）が出力され、更に上
記判別回路２９から変更禁止信号（３２）が出力され
る。その結果、選択回路のリードライト制御回路２２
は、それ以降、選択レジスタ２１の内容を変更しなくな
る（Ｔ８）。

【００４６】この一連の動作の後、演算処理装置８は、
内部データバス９と外部データバス３とをＩ／Ｏポート
１０を介して接続して外部メモリ２から実行プログラム
を取り込んでその命令に従って各種の演算処理を行い、
その演算結果を演算処理装置８の内部レジスタや上記外
部メモリ２に記憶させる。そして、この動作を外部メモ
リ２に記憶された実行プログラムに従って繰り返すこと
で所定の情報処理を実現する。

【００４７】従って、この実施の形態３の情報処理シス
テムでは、演算処理装置８による選択回路１８へのリー
ドアクセス（Ｔ８）の後においては、実行プログラムの
実行最中に演算処理装置８が暴走して上記選択回路の選
択レジスタ２１の内容を書き替えようとしても（Ｔ
９）、リードライト制御回路２２が選択レジスタ２１の
内容を変更してしまうことはないので、レディ信号端子
１７にセットされた汎用ポート用のデータが演算処理装
置８に対して誤ってレディ信号（２４）として入力され
てしまうことはない。それ故、情報処理装置１全体が完
全にストップしてしまうこともない。

【００４８】以上のように、この実施の形態３によれ
ば、リセット後の演算処理装置による選択回路１８への
リードアクセスの後は（Ｔ８）、判別回路２９からリー
ドライト制御回路２２に変更禁止信号（３２）が入力さ
れ、上記選択レジスタ２１の設定が再度レディ信号入力
の選択に変更されてしまうことがないようになっている
ので、実行プログラムの実行最中に演算処理装置８が暴
走したとしても上記選択レジスタ２１の内容がレディ信
号入力に変更されてしまうことはなく（Ｔ９）、演算処
理装置８に対して誤ったレディ信号（２４）が入力され
て情報処理装置１全体が完全にストップしてしまうこと
はない。

【００４９】また、この実施の形態３では、選択回路１
８に対する書き込み動作とは別の読み取り動作によって
選択回路１８に対する設定変更を禁止するようにしたの
で、任意のタイミングにて必要に応じて設定変更の禁止
を設定することができる。そして、その禁止設定を行う
までは選択回路１８に対して何度でも書き込みを行うこ
とができる。

【００５０】実施の形態４．この実施の形態４の情報処
理システムの構成は、図１１に示すように、書き込み検
出回路２８の代わりに、演算処理装置８によりアクセス
されると検出信号（２７）を出力する禁止レジスタ（変
更防止手段）３１を設けるとともに、判別回路２９では
リセット後にこの検出信号（２７）が入力されると変更
禁止信号線３２上に変更禁止信号を出力し、選択回路１
８はリセット後にこの変更禁止信号（３２）が入力され
た後は選択レジスタ２１の内容の変更を禁止するように
した。それ以外の構成は実施の形態２のものと同様の構
成である。

【００５１】次に、この情報処理システムの動作につい
て説明する。図１２のタイミングチャートに示すよう
に、このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力を選択している。従って、演算処理装置８はリセッ
ト後のセットアッププログラムを外部メモリ２から読み
出してこの選択レジスタ２１の内容を汎用ポート信号入
力に変更する（Ｔ１０）。その後、演算処理装置８が上
記禁止レジスタ３１に対してリードアクセスあるいはラ
イトアクセスすると、上記禁止レジスタ３１から検出信
号（２７）が出力され、更に上記判別回路２９から変更
禁止信号（３２）が出力される。その結果、選択回路の
リードライト制御回路２２は、それ以降、選択レジスタ
２１の内容を変更しなくなる（Ｔ１１）。

【００５２】この一連の動作の後、演算処理装置８は、
内部データバス９と外部データバス３とをＩ／Ｏポート
１０を介して接続して外部メモリ２から実行プログラム
を取り込んでその命令に従って各種の演算処理を行い、
その演算結果を演算処理装置８の内部レジスタや上記外
部メモリ２に記憶させる。そして、この動作を外部メモ
リ２に記憶された実行プログラムに従って繰り返すこと
で所定の情報処理を実現する。

【００５３】従って、この実施の形態４の情報処理シス
テムでは、演算処理装置８による禁止レジスタ３１への
アクセス（Ｔ１１）の後においては、実行プログラムの
実行最中に演算処理装置８が暴走して上記選択回路の選
択レジスタ２１を書き替えようとしても（Ｔ１２）、リ
ードライト制御回路２２が選択レジスタ２１の内容を変
更してしまうことはなく、レディ信号端子１７にセット
された汎用ポートのデータが演算処理装置８に対して誤
ってレディ信号（２４）として入力されてしまうことは
ない。それ故、情報処理装置１全体が完全にストップし
てしまうこともない。

【００５４】以上のように、この実施の形態４によれ
ば、リセット後の演算処理装置による禁止レジスタ３１
へのアクセス（Ｔ１１）の後は、判別回路２９からリー
ドライト制御回路２２に変更禁止信号（３２）が入力さ
れて上記選択レジスタ２１の設定が変更されてしまうこ
とがないようになっているので、実行プログラムの実行
最中に演算処理装置８が暴走したとしても（Ｔ１２）選
択レジスタ２１の内容がレディ信号入力に変更されてし
まうことはなく、演算処理装置８に対して誤ったレディ
信号（２４）が入力されて情報処理装置１全体が完全に
ストップしてしまうことはない。

【００５５】また、この実施の形態４では、選択回路１
８に対する書き込み動作とは別の動作によって選択回路
１８に対する設定変更を禁止するようにしたので、任意
のタイミングにて必要に応じて設定変更の禁止を設定す
ることができる。そして、その禁止設定を行うまでは選
択回路１８に対して何度でも書き込みを行うことができ
る。

【００５６】実施の形態５．この実施の形態５の情報処
理システムの構成は、図１３に示すように、禁止レジス
タ３１や判別回路２９の代わりに、演算処理装置８によ
りアクセス可能な監視タイマ（変更防止手段）３３を設
けるととともに、図１４に示すように、選択回路１８の
一部の構成を変更した以外は実施の形態４と同様の構成
である。

【００５７】上記監視タイマ３３は、演算処理装置８に
よりアクセスされるとリセットされるタイムカウンタを
有し、このタイムカウンタのカウント時間が一定の経過
時間以上となったら、変更禁止信号（３２）を出力して
上記選択回路１８の選択レジスタ２１内容をレディ信号
入力以外の設定、つまり汎用ポート信号の設定に強制的
に変更するものである。

【００５８】他方、上記選択回路のリードライト制御回
路２２は、常に演算処理装置８のアクセスに従って上記
選択レジスタ２１の内容を変更する。

【００５９】次に、この情報処理システムの動作につい
て説明する。図１５のタイミングチャートに示すよう
に、このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力を選択している。従って、演算処理装置８はリセッ
ト後のセットアッププログラムを外部メモリ２から読み
出してこの選択レジスタ２１の内容を汎用ポート信号入
力に変更する（Ｔ１３）。また、この一連の動作の後、
演算処理装置８は、内部データバス９と外部データバス
３とをＩ／Ｏポート１０を介して接続して外部メモリ２
から実行プログラムを取り込んでその命令に従って各種
の演算処理を行い、その演算結果を演算処理装置８の内
部レジスタや上記外部メモリ２に記憶させる。そして、
この動作を外部メモリ２に記憶された実行プログラムに
従って繰り返すことで所定の情報処理を実現する。これ
らの動作の間、演算処理装置８は上記所定の経過時間が
過ぎる前に所定の周期毎に監視タイマ３３にアクセスし
て、当該監視タイマ３３がタイムアウトとなって変更禁
止信号（３２）を出力してしまわないように動作してい
る。

【００６０】このような情報処理システムにおいて、演
算処理装置８が暴走すると（Ｔ１４）、上記監視タイマ
３３への定期的なアクセスが中断されてしまうので、上
記監視タイマ３３がタイムアウトして変更禁止信号（３
２）を出力する（Ｔ１５）。そして、選択回路の選択レ
ジスタ２１の内容は汎用ポート信号の設定に強制的に変
更される（Ｔ１６）。従って、この強制的な復旧動作の
前に演算処理装置８が暴走により誤って上記リードライ
ト制御回路２２にアクセスして選択レジスタ２１の設定
を変更してしまったとしても（Ｔ１４〜Ｔ１６）、その
後に上記復旧動作が行われるので、レディ信号端子１７
にセットされた汎用ポートのデータが演算処理装置８に
対して誤って永続的なレディ信号（２４）として入力さ
れてしまうことはない。それ故、情報処理装置１全体が
完全にストップしてしまうこともない。

【００６１】以上のように、この実施の形態５によれ
ば、演算処理装置８が暴走した場合には（Ｔ１４）監視
タイマ３３が選択回路の選択レジスタ２１の内容を強制
的にレディ信号入力以外の設定に変更するので（Ｔ１
５，Ｔ１６）、その復旧動作以前において当該選択レジ
スタ２１の内容が誤ってレディ信号入力の設定に変更さ
れてしまっていたとしても、演算処理装置８に対して誤
ったレディ信号が永続的に入力されて情報処理装置１全
体が完全にストップしてしまうことはない。

【００６２】実施の形態６．この実施の形態６の情報処
理システムの構成は、図１６に示すように、演算処理装
置の監視タイマ３３の代わりに、入出力制御回路１６か
ら演算処理装置８へのレディ信号線２４上に設けられ、
演算処理装置８に入力されるレディ信号（２４）の連続
入力時間を計測し、一定時間以上の連続入力時間となっ
た場合には、選択回路の選択レジスタ２１の内容を強制
的にレディ信号入力以外の設定、つまり汎用ポート信号
の設定に変更する強制解除回路（変更防止手段）３４を
設けた以外は、実施の形態５と同様の構成である。

【００６３】次に、この情報処理システムの動作につい
て説明する。図１７のタイミングチャートに示すよう
に、このシステムではリセット直後の初期状態では（Ｔ
１）、選択回路の選択レジスタ２１の内容はレディ信号
入力を選択している。従って、演算処理装置８はリセッ
ト後のセットアッププログラムを外部メモリ２から読み
出してこの選択レジスタ２１の内容を汎用ポート信号入
力に変更する（Ｔ１７）。また、この一連の動作の後、
演算処理装置は、内部データバス９と外部データバス３
とをＩ／Ｏポート１０を介して接続して外部メモリ２か
ら実行プログラムを取り込んでその命令に従って各種の
演算処理を行い、その演算結果を演算処理装置８の内部
レジスタや上記外部メモリ２に記憶させる。そして、こ
の動作を外部メモリ２に記憶された実行プログラムに従
って繰り返すことで所定の情報処理を実現する。

【００６４】そして、このような情報処理システムにお
いて、演算処理装置８が暴走して選択回路の選択レジス
タ２１の内容がレディ信号入力の設定に変更されてしま
った場合には（Ｔ１８）、そのレディ信号（２４）の連
続入力時間を強制解除回路３４がカウントし、一定時間
以上の連続入力時間となった場合には変更禁止信号（３
２）を出力し（Ｔ１９）、選択回路の選択レジスタ２１
の内容を汎用ポート信号の設定に変更する（Ｔ２０）。
従って、この強制的な復旧動作の前に演算処理装置８が
誤って上記リードライト制御回路２２にアクセスして選
択レジスタ２１の内容を変更してしまったとしても（Ｔ
１８〜Ｔ２０）、その後に上記復旧動作が行われるの
で、レディ信号端子１７にセットされた汎用ポートのデ
ータが演算処理装置８に対して誤って永続的なレディ信
号（２４）として入力されてしまうことはない。それ
故、情報処理装置１全体が完全にストップしてしまうこ
ともない。

【００６５】以上のように、この実施の形態６によれ
ば、演算処理装置８が暴走した場合には（Ｔ１８）強制
解除回路３４が選択回路の選択レジスタ２１の内容を強
制的にレディ信号入力以外の設定に変更してしまう（Ｔ
１９，Ｔ２０）ので、その復旧動作以前において当該選
択レジスタ２１の内容がレディ信号入力の設定に変更さ
れてしまったとしても、演算処理装置に対して誤ったレ
ディ信号（２４）が永続的に入力されて情報処理装置１
全体が完全にストップしてしまうことはない。

【００６６】また、この実施の形態６では、実施の形態
５に比べて、演算処理装置８が何度も暴走してしまった
としても、その度に演算処理装置８のロック状態を強制
的に解除することができる。更に、実施の形態５では、
強制解除動作の後に演算処理装置８が選択レジスタ２１
の内容を変更してしまった場合には有効な対策を行うこ
とができないが、この実施の形態６ではそのような問題
が発生することはなくより確実にロック状態を解除する
ことができる。

【００６７】

【発明の効果】以上のように、請求項１記載の発明によ
れば、レディ信号端子から演算処理装置までのレディ信
号の信号経路上に設けられ、上記演算処理装置による設
定変更に応じて上記レディ信号端子の内部接続先を上記
演算処理装置を含む複数の内部装置の間で切り換える選
択手段と、上記内部接続先が上記演算処理装置となる設
定への変更を禁止する変更防止手段とを設けたので、演
算処理装置の暴走によりレディ信号端子の設定が誤って
レディ信号入力用に戻されてしまって演算処理装置の動
作が完全に停止してしまうことを防止できる効果があ
る。

【００６８】請求項２記載の発明によれば、選択手段
は、レディ信号端子の内部接続先を演算処理装置と汎用
ポートレジスタとの間で切り替える切替部と、当該演算
処理装置の設定に応じた機能選択信号を出力する選択部
とからなるので、演算処理装置の暴走によりレディ信号
端子の設定が誤ってレディ信号入力用に戻されてしまっ
て演算処理装置の動作が完全に停止してしまうことを防
止できる効果がある。

【００６９】請求項３記載の発明によれば、選択手段
が、レディ信号端子を演算処理装置に接続するように初
期設定を行う一方で、変更防止手段は、上記レディ信号
端子の内部接続先が上記他の内部装置に切り替えられた
後に、再度上記レディ信号端子の内部接続先が上記演算
処理装置に戻されるのを防止するので、何ら特別な動作
を演算処理装置に行わせることなく、確実に、演算処理
装置の暴走によりレディ信号端子の設定が誤ってレディ
信号入力用に戻されてしまって演算処理装置の動作が完
全に停止してしまうことを防止できる効果がある。

【００７０】請求項４記載の発明によれば、変更防止手
段は、選択部から出力される機能選択信号を監視すると
ともに、当該機能選択信号が変更された後には当該選択
部に対して内部接続先が演算処理装置となる設定変更を
禁止する信号を出力するので、何ら特別な動作を演算処
理装置に行わせることなく、簡易な監視回路構成にて確
実に、演算処理装置の暴走によりレディ信号端子の設定
が誤ってレディ信号入力用に戻されてしまって演算処理
装置の動作が完全に停止してしまうことを防止できる効
果がある。

【００７１】請求項５記載の発明によれば、変更防止手
段は、演算処理装置が選択手段に対して所定のアクセス
を実行したら、その後の設定の変更を禁止するので、必
要に応じて適宜、演算処理装置の暴走によりレディ信号
端子の設定が誤ってレディ信号入力用に戻されてしまっ
て演算処理装置の動作が完全に停止してしまうことを防
止できる効果がある。

【００７２】請求項６記載の発明によれば、変更防止手
段は、演算処理装置による選択手段に対するアクセスを
監視すると共に、当該演算処理装置による設定変更動作
が一度なされた後には設定の変更を禁止するので、必要
が生じた時に設定変更することにより、演算処理装置の
暴走によりレディ信号端子の設定が誤ってレディ信号入
力用に戻されてしまって演算処理装置の動作が完全に停
止してしまうことを防止できる効果がある。

【００７３】請求項７記載の発明によれば、変更防止手
段は、演算処理装置による選択手段に対するアクセスを
監視すると共に、当該演算処理装置による設定の読み出
し動作がなされた後には設定の変更を禁止するので、必
要に応じて適宜読み出し動作をすることにより、演算処
理装置の暴走によりレディ信号端子の設定が誤ってレデ
ィ信号入力用に戻されてしまって演算処理装置の動作が
完全に停止してしまうことを防止できる効果がある。

【００７４】請求項８記載の発明によれば、変更防止手
段は、演算処理装置によりアクセス可能な設定禁止レジ
スタを有し、当該設定禁止レジスタへのアクセスがなさ
れた後には、当該演算処理装置による選択手段に対する
設定の変更を禁止するので、必要に応じて適宜上記アク
セスをすることにより、演算処理装置の暴走によりレデ
ィ信号端子の設定が誤ってレディ信号入力用に戻されて
しまって演算処理装置の動作が完全に停止してしまうこ
とを防止できる効果がある。

【００７５】請求項９記載の発明によれば、変更防止手
段は、演算処理装置によりリセットされるタイムカウン
タを有し、当該タイムカウンタのカウント時間が一定の
経過時間以上となったら、上記演算処理装置への接続と
なる設定を禁止させるので、何ら特別な動作を演算処理
装置に行わせることなく、確実に、演算処理装置の暴走
によりレディ信号端子の設定が誤ってレディ信号入力用
に戻されてしまって演算処理装置の動作が完全に停止し
てしまうことを防止できる効果がある。

【００７６】請求項１０記載の発明によれば、変更防止
手段は、選択手段から演算処理装置までのレディ信号の
信号経路上に設けられ、上記演算処理装置に入力される
上記レディ信号の連続入力時間を計測し、一定時間以上
の連続入力時間となった場合には、上記演算処理装置へ
の接続となる設定への変更を禁止させるので、何ら特別
な動作を演算処理装置に行わせることなく、確実に、演
算処理装置の暴走によりレディ信号端子の設定が誤って
レディ信号入力用に戻されてしまって演算処理装置の動
作が完全に停止してしまうことを防止できる効果があ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による情報処理シス
テムを示すブロック図である。

【図２】 図１の機能選択回路の内部構成を示すブロッ
ク図である。

【図３】 図２の選択回路の内部構成を示すブロック図
である。

【図４】 図１の入出力制御回路の内部構成を示すブロ
ック図である。

【図５】 図１の情報処理システムの動作タイミングチ
ャートの例である。

【図６】 実施の形態２における機能選択回路の内部構
成を示すブロック図である。

【図７】 図２の選択回路の内部構成を示すブロック図
である。

【図８】 実施の形態２の情報処理システムの動作タイ
ミングチャートの例である。

【図９】 実施の形態３における機能選択回路の内部構
成を示すブロック図である。

【図１０】 実施の形態３の情報処理システムの動作タ
イミングチャートの例である。

【図１１】 実施の形態４における機能選択回路の内部
構成を示すブロック図である。

【図１２】 実施の形態４の情報処理システムの動作タ
イミングチャートの例である。

【図１３】 実施の形態５における機能選択回路の内部
構成を示すブロック図である。

【図１４】 図１３の選択回路の内部構成を示すブロッ
ク図である。

【図１５】 実施の形態５の情報処理システムの動作タ
イミングチャートの例である。

【図１６】 実施の形態６における機能選択回路の内部
構成を示すブロック図である。

【図１７】 実施の形態６の情報処理システムの動作タ
イミングチャートの例である。

【図１８】 従来の技術にて説明する情報処理システム
を示すブロック図である。

【図１９】 図１８の機能選択回路の内部構成を示すブ
ロック図である。

【図２０】 図１８の情報処理システムの動作タイミン
グチャートの例である。

【符号の説明】

８ 演算処理装置、１７ レディ信号端子、１８ 選択
回路（選択部、選択手段）、２０ モニタ回路（変更防
止手段）、２６ 切替スイッチ（切替部）、２８ 書き
込み検出回路（変更防止手段）、２９ 判別回路（変更
防止手段）、３０ 読み出し検出回路（変更防止手
段）、３１ 禁止レジスタ（変更防止手段）、３２ 変
更禁止信号線（変更防止手段）、３３ 監視タイマ（変
更防止手段）、３４ 強制解除回路（変更防止手段）。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 各種の命令を実行する演算処理装置と、
   当該演算処理装置が外部装置との間で情報交換を行う際
   に使用される端子の内の１つであるレディ信号端子から
   のレディ信号入力に応じて上記演算処理装置が動作を一
   時的に停止する情報処理装置において、上記レディ信号
   端子から上記演算処理装置までのレディ信号の信号経路
   上に設けられ、上記演算処理装置による設定変更に応じ
   て上記レディ信号端子の内部接続先を上記演算処理装置
   を含む複数の内部装置の間で切り換える選択手段と、上
   記内部接続先が上記演算処理装置となる設定への変更を
   禁止する変更防止手段とを設けたことを特徴とする情報
   処理装置。
2. 【請求項２】 選択手段は、レディ信号端子の内部接続
   先を演算処理装置と汎用ポートレジスタとの間で切り替
   える切替部と、当該演算処理装置の設定に応じた機能選
   択信号を出力する選択部とからなることを特徴とする請
   求項１記載の情報処理装置。
3. 【請求項３】 選択手段が、初期設定においては上記レ
   ディ信号端子を演算処理装置に接続するように初期設定
   を行う一方で、変更防止手段は、上記レディ信号端子の
   内部接続先が上記他の内部装置に切り替えられた後に、
   再度、上記レディ信号端子の内部接続先が上記演算処理
   装置に戻されるのを防止することを特徴とする請求項１
   記載の情報処理装置。
4. 【請求項４】 変更防止手段は、選択部から出力される
   機能選択信号を監視するとともに、当該機能選択信号が
   変更された後には当該選択部に対して内部接続先が演算
   処理装置となる設定変更を禁止する信号を出力すること
   を特徴とする請求項３記載の情報処理装置。
5. 【請求項５】 変更防止手段は、演算処理装置が選択手
   段に対して所定のアクセスを実行したら、その後の設定
   の変更を禁止することを特徴とする請求項１記載の情報
   処理装置。
6. 【請求項６】 変更防止手段は、演算処理装置による選
   択手段に対するアクセスを監視すると共に、当該演算処
   理装置による設定変更動作が一度なされた後には設定の
   変更を禁止することを特徴とする請求項４記載の情報処
   理装置。
7. 【請求項７】 変更防止手段は、演算処理装置による選
   択手段に対するアクセスを監視すると共に、当該演算処
   理装置による設定の読み出し動作がなされた後には設定
   の変更を禁止することを特徴とする請求項３記載の情報
   処理装置。
8. 【請求項８】 変更防止手段は、演算処理装置によりア
   クセス可能な設定禁止レジスタを有し、当該設定禁止レ
   ジスタへのアクセスがなされた後には、当該演算処理装
   置による選択手段に対する設定の変更を禁止することを
   特徴とする請求項１記載の情報処理装置。
9. 【請求項９】 変更防止手段は、演算処理装置によりリ
   セットされるタイムカウンタを有し、当該タイムカウン
   タのカウント時間が一定の経過時間以上となったら、上
   記演算処理装置への接続となる設定を禁止させることを
   特徴とする請求項１記載の情報処理装置。
10. 【請求項１０】 変更防止手段は、選択手段から演算処
    理装置までのレディ信号の信号経路上に設けられ、上記
    演算処理装置に入力される上記レディ信号の連続入力時
    間を計測し、一定時間以上の連続入力時間となった場合
    には、上記演算処理装置への接続となる設定への変更を
    禁止させることを特徴とする請求項１記載の情報処理装
    置。