JPS60124748A - ウオツチドツグタイマのセツト方式 - Google Patents
ウオツチドツグタイマのセツト方式Info
- Publication number
- JPS60124748A JPS60124748A JP58233167A JP23316783A JPS60124748A JP S60124748 A JPS60124748 A JP S60124748A JP 58233167 A JP58233167 A JP 58233167A JP 23316783 A JP23316783 A JP 23316783A JP S60124748 A JPS60124748 A JP S60124748A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- program
- timer
- logical
- work register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、特にプログラム暴走時にウォッチドッグタイ
マが起動されないようにしたウォッチドッグタイマの、
セット方式に関するものである。
マが起動されないようにしたウォッチドッグタイマの、
セット方式に関するものである。
近年、電子回路の集積化技術の発展に伴い、マイクロ・
コンピュータが複写機、リーダープリンようになり、従
来のハード回路に比して正確かつ多様な制御が簡便に行
えるようになった。この反面、集中制御の為、何らかの
原因でマイクロコンピュータが暴走すると正常な制御が
不能になり、機械が危険な状態に陥いってしまうという
欠点があった。
コンピュータが複写機、リーダープリンようになり、従
来のハード回路に比して正確かつ多様な制御が簡便に行
えるようになった。この反面、集中制御の為、何らかの
原因でマイクロコンピュータが暴走すると正常な制御が
不能になり、機械が危険な状態に陥いってしまうという
欠点があった。
この様な状態を防止するため、プログラムが正常に動作
しているかどうかを監視する機能として１ウオツチドツ
グタイマと称する監視機能が一般に知られている。この
機能について複写機の動作を例にとって第１図〜第６図
を用いて説明する。第１図は複写機の内部を示す図で、
１はカセツ））レイ、２はカセット給紙ローラ、６，４
はタイミングローラ、５は感光ドラム、６は定着ヒータ
、７は排出ローラ、８は排紙トレイである。
しているかどうかを監視する機能として１ウオツチドツ
グタイマと称する監視機能が一般に知られている。この
機能について複写機の動作を例にとって第１図〜第６図
を用いて説明する。第１図は複写機の内部を示す図で、
１はカセツ））レイ、２はカセット給紙ローラ、６，４
はタイミングローラ、５は感光ドラム、６は定着ヒータ
、７は排出ローラ、８は排紙トレイである。
給紙ローラ２はコピー開始時に回転し、設定されたタイ
ミングで回転して最上部の複写紙Ｓと接触し、カセット
から１枚の複写紙をタイミングローラ６．４まで送り出
す。以後の紙送りはタイミ５上には、公知の複写プロセ
スによって画像が形成され、設定されたタイミングで送
り出された複写紙Ｓに転写される。複写紙Ｓは定着ヒー
タ６に送られ、画像が定着する。定着した複写紙Ｓは、
排紙ローラ７によって排紙トレイ８に排出される。
ミングで回転して最上部の複写紙Ｓと接触し、カセット
から１枚の複写紙をタイミングローラ６．４まで送り出
す。以後の紙送りはタイミ５上には、公知の複写プロセ
スによって画像が形成され、設定されたタイミングで送
り出された複写紙Ｓに転写される。複写紙Ｓは定着ヒー
タ６に送られ、画像が定着する。定着した複写紙Ｓは、
排紙ローラ７によって排紙トレイ８に排出される。
これらの動作は、全てマイクロコンピュータによって制
御されており、そのブロックダイアグラムを第２図に示
す。９はマイクロコンピュータで、入力用Ｉ／ｌ）回路
１０を通して複写指令スイッチ１１が接続され、出力用
１／ｌ）回路１２を通して給紙ローラ駆動回路１６．タ
イミングロー２駆動回路１４゜複写プロセス制御回路１
５が接続されて（・る。給紙ローラ駆動回路１６は給紙
ローラ２によるカセットからの給紙タイミングを制御し
、タイミングローラ駆動回路１４けタイミングローラ６
．４の駆動を制御し、複写プロセス制御回路１５は公知
の複写プロセスに従って画像形成部の駆動を制御する。
御されており、そのブロックダイアグラムを第２図に示
す。９はマイクロコンピュータで、入力用Ｉ／ｌ）回路
１０を通して複写指令スイッチ１１が接続され、出力用
１／ｌ）回路１２を通して給紙ローラ駆動回路１６．タ
イミングロー２駆動回路１４゜複写プロセス制御回路１
５が接続されて（・る。給紙ローラ駆動回路１６は給紙
ローラ２によるカセットからの給紙タイミングを制御し
、タイミングローラ駆動回路１４けタイミングローラ６
．４の駆動を制御し、複写プロセス制御回路１５は公知
の複写プロセスに従って画像形成部の駆動を制御する。
１６はウォッチドッグタイマである。ウォッチドッグタ
イマとは、プログラムが必ず通過する所にウォッチドッ
グタイマの書込み命令をセツトシ、もしプログラムが暴
走して一定時間内に書込み命令が行われないと１、ウォ
ッチドッグタイマはタイムアツプし、マイクロコンピュ
ータにリセット信号を出力し、暴走プログラムを初期化
するものであり、第２図においては１７の制御線を通し
てマイクロコンピュータ９から書込み命令が送られる。
イマとは、プログラムが必ず通過する所にウォッチドッ
グタイマの書込み命令をセツトシ、もしプログラムが暴
走して一定時間内に書込み命令が行われないと１、ウォ
ッチドッグタイマはタイムアツプし、マイクロコンピュ
ータにリセット信号を出力し、暴走プログラムを初期化
するものであり、第２図においては１７の制御線を通し
てマイクロコンピュータ９から書込み命令が送られる。
また、ウォッチドッグタイマ１６がタイムアツプすると
、制御線１８を介してマイクロコンピュータ９にリセッ
ト信号が送られマイクロコンピュータ９かリセットされ
る。
、制御線１８を介してマイクロコンピュータ９にリセッ
ト信号が送られマイクロコンピュータ９かリセットされ
る。
第５０は複写動作のフローチャートを示すものである。
Ｓｌで複写プロセス制御回路１５をＯＮし、複写動作を
開始させる。Ｓ２で給紙ローラＯＮのタイミングまでル
ープする。給紙ローラＯＮのタイミングが来ると８３で
給紙ローラが駆動され、複写紙がタイミングローラに送
られる。
開始させる。Ｓ２で給紙ローラＯＮのタイミングまでル
ープする。給紙ローラＯＮのタイミングが来ると８３で
給紙ローラが駆動され、複写紙がタイミングローラに送
られる。
Ｓ４でタイミングローラＯＮのタイミングまでループす
る。タイミングローラＯＮのタイミングでタイミングロ
ーラが駆動され、複写紙は感光ドラムに送られ、感光ド
ラム上の画像が複写紙に転写される。８６で複写プロセ
ス動作終了までループし、複写動作終了のタイミングで
複写プロセス動作を終了する。Ｓ８でウォッチドッグタ
イマへ書込み動作を行う。
る。タイミングローラＯＮのタイミングでタイミングロ
ーラが駆動され、複写紙は感光ドラムに送られ、感光ド
ラム上の画像が複写紙に転写される。８６で複写プロセ
ス動作終了までループし、複写動作終了のタイミングで
複写プロセス動作を終了する。Ｓ８でウォッチドッグタ
イマへ書込み動作を行う。
しかし、この従来方式では１、プログラム暴走でウォッ
チドッグタイマの書込むループに入りこんでしまうと、
該ウォッチドッグタイマに再起動がかかり、プログラム
が正常に動作していないにもかかわらず、プログラムが
初期化されない恐れがあった。
チドッグタイマの書込むループに入りこんでしまうと、
該ウォッチドッグタイマに再起動がかかり、プログラム
が正常に動作していないにもかかわらず、プログラムが
初期化されない恐れがあった。
以上の点に鑑み、本願発明はグログラム暴走を確実に検
知し、暴走中にウォッチドッグタイマが起動される可能
性を極めて低くしたウォッチドッグタイマのセット方式
を提供することにある。
知し、暴走中にウォッチドッグタイマが起動される可能
性を極めて低くしたウォッチドッグタイマのセット方式
を提供することにある。
本願発明適用の１実施例について図面を参照し詳細に説
明する。第４図は、本願発明適用のブロックダイアグラ
ムを示す図である。
明する。第４図は、本願発明適用のブロックダイアグラ
ムを示す図である。
Ｍ−Ｊ ｆＦＴＩ ｌ／ 、＆＋ １−イ ＆ ｊＬ
ｎ−→Ｏφｙ セｆｒｙ Ｌ→ 笛２図と同一なので省
略する。１９−ａ 、 １９−ｂ。
ｎ−→Ｏφｙ セｆｒｙ Ｌ→ 笛２図と同一なので省
略する。１９−ａ 、 １９−ｂ。
１９−Ｃはウォッチドッグタイマ制御用のワークレジス
タで、マイクロコンピュータ９でデータのリード・ライ
トが可能である。以下本発明の実施例のフローチャート
を第５図に示す。図において、ステップ８１〜Ｓ８は第
３図と同じなので）本発明に新しく付は加えられた動作
Ｔ１〜Ｔ６について説明する。まず、ステップＳ３が終
了すると、ワークレジスタ１９−ａに１をセットする。
タで、マイクロコンピュータ９でデータのリード・ライ
トが可能である。以下本発明の実施例のフローチャート
を第５図に示す。図において、ステップ８１〜Ｓ８は第
３図と同じなので）本発明に新しく付は加えられた動作
Ｔ１〜Ｔ６について説明する。まず、ステップＳ３が終
了すると、ワークレジスタ１９−ａに１をセットする。
次にステラ７’８５が終了すると、ワークレジスタ１９
−ｂに１をセットする。そして、ステップＳ７が終了す
ると、ワークレジスタ１９−〇に１をセット−ｊる。最
後にＴ４でワークレジスタ１９−ａ。
−ｂに１をセットする。そして、ステップＳ７が終了す
ると、ワークレジスタ１９−〇に１をセット−ｊる。最
後にＴ４でワークレジスタ１９−ａ。
ｂ、ｃ全てに１がセットされているかどうかをテストし
、されていればウォッチドッグタイマ１６に書込みを行
い、されてζ・なければウォッチドッグタイマ１６へは
書込みを行わない。従って、プログラムが正規の経路を
走らない限り、ウォッチドッグタイマに書込みが行われ
ないのでマイクロコンピュータはリセットされ、グログ
ラムは初期化される。
、されていればウォッチドッグタイマ１６に書込みを行
い、されてζ・なければウォッチドッグタイマ１６へは
書込みを行わない。従って、プログラムが正規の経路を
走らない限り、ウォッチドッグタイマに書込みが行われ
ないのでマイクロコンピュータはリセットされ、グログ
ラムは初期化される。
本実施例では、説明の部会上６つのフラグを設定し、こ
れらのフラグ全てがセットされた時のみウォッチドッグ
タイマに書込み命令をするようにしたが、フラグの数は
いくつでも構わな℃・し、全てのフラグがセットした時
のみに書込み命令を行うようにしなくてもよい。
れらのフラグ全てがセットされた時のみウォッチドッグ
タイマに書込み命令をするようにしたが、フラグの数は
いくつでも構わな℃・し、全てのフラグがセットした時
のみに書込み命令を行うようにしなくてもよい。
以上、詳述したように本願発明により、ウォッチドッグ
タイマの前段にタイマコントローラ等を設けることなく
、又、パリティチェック方式、サムチェック方式等々、
ソフト・ハード両面にわたって複雑な異常検知対策を施
す必要がなく、簡単な構成で極めてｌＩ’ａ ね性の高
いウォッチドッグタイマのセット方式を提供することが
できた。
タイマの前段にタイマコントローラ等を設けることなく
、又、パリティチェック方式、サムチェック方式等々、
ソフト・ハード両面にわたって複雑な異常検知対策を施
す必要がなく、簡単な構成で極めてｌＩ’ａ ね性の高
いウォッチドッグタイマのセット方式を提供することが
できた。
第１図は複写機の内部構成図、第２図は従来のウォッチ
ドッグタイマを利用した複写機制御用マイクロコンピュ
ータのブロック図、第３図は第２図のマイコンを作動さ
せるためのフローチャート、第４図は本発明のウォッチ
ドッグタイマな矛１」用したマイクロコンビコー−一夕
部のブロック図、灸ル５図は第４図のマイクロコンピュ
ータを作動させるためのフローチャート。
ドッグタイマを利用した複写機制御用マイクロコンピュ
ータのブロック図、第３図は第２図のマイコンを作動さ
せるためのフローチャート、第４図は本発明のウォッチ
ドッグタイマな矛１」用したマイクロコンビコー−一夕
部のブロック図、灸ル５図は第４図のマイクロコンピュ
ータを作動させるためのフローチャート。
Claims (1)
- プログラムの動作を監視するためのウォッチドッグタイ
マを有した画像処理装置にお−・て、プログラムの動作
をチェックするための複数のワークレジスタを有し、上
記ワークレジスタによる予め定められた条件が成立した
時のみ、ウォッチドッグタイマに再起動をかけることを
特徴とするウォッチドッグタイマのセット方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233167A JPS60124748A (ja) | 1983-12-09 | 1983-12-09 | ウオツチドツグタイマのセツト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233167A JPS60124748A (ja) | 1983-12-09 | 1983-12-09 | ウオツチドツグタイマのセツト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124748A true JPS60124748A (ja) | 1985-07-03 |
Family
ID=16950768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58233167A Pending JPS60124748A (ja) | 1983-12-09 | 1983-12-09 | ウオツチドツグタイマのセツト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124748A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131344A (ja) * | 1985-12-04 | 1987-06-13 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ自己診断装置 |
| JPS63181038A (ja) * | 1987-01-23 | 1988-07-26 | Canon Inc | デ−タ処理装置 |
| JPH0222742A (ja) * | 1988-03-29 | 1990-01-25 | Advanced Micro Devicds Inc | 信頼性あるウォッチドッグタイマ |
| JPH04238547A (ja) * | 1991-01-23 | 1992-08-26 | Matsushita Electron Corp | 半導体装置 |
| GB2503459A (en) * | 2012-06-26 | 2014-01-01 | Nordic Semiconductor Asa | Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset |
-
1983
- 1983-12-09 JP JP58233167A patent/JPS60124748A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131344A (ja) * | 1985-12-04 | 1987-06-13 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ自己診断装置 |
| JPS63181038A (ja) * | 1987-01-23 | 1988-07-26 | Canon Inc | デ−タ処理装置 |
| JPH0222742A (ja) * | 1988-03-29 | 1990-01-25 | Advanced Micro Devicds Inc | 信頼性あるウォッチドッグタイマ |
| JPH04238547A (ja) * | 1991-01-23 | 1992-08-26 | Matsushita Electron Corp | 半導体装置 |
| GB2503459A (en) * | 2012-06-26 | 2014-01-01 | Nordic Semiconductor Asa | Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset |
| JP2015525915A (ja) * | 2012-06-26 | 2015-09-07 | ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ | マイクロプロセッサの制御 |
| US10191793B2 (en) | 2012-06-26 | 2019-01-29 | Nordic Semiconductor Asa | Microprocessor device with reset timer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60124748A (ja) | ウオツチドツグタイマのセツト方式 | |
| JP3055999B2 (ja) | マイクロプログラム制御装置群 | |
| JPS593524A (ja) | リセツト動作制御方式 | |
| JP3256043B2 (ja) | 画像形成装置 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPS6230262A (ja) | 複写機における誤複写防止装置 | |
| JPH03244045A (ja) | マイクロコンピュータ回路 | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH0149975B2 (ja) | ||
| JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
| JPS6318188B2 (ja) | ||
| JPS5979353A (ja) | アドレス・ストツプ制御回路 | |
| JPS63121966A (ja) | 制御装置 | |
| JPH0242560A (ja) | 制御装置の監視制御方法 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPS6256544B2 (ja) | ||
| JPS59153249A (ja) | 再開処理監視方式 | |
| JPS6273356A (ja) | デ−タ処理装置 | |
| JPH0477855A (ja) | マイクロコンピュータ回路 | |
| JPH0363856A (ja) | マイクロコンピュータシステム | |
| JPS6014357A (ja) | プログラムテスト方式 | |
| JPS62118463A (ja) | 制御装置 | |
| JPS62283460A (ja) | 入出力制御装置 | |
| JPS58165148A (ja) | 命令ストツプ回路 |