JPH04238547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04238547A JPH04238547A JP3006157A JP615791A JPH04238547A JP H04238547 A JPH04238547 A JP H04238547A JP 3006157 A JP3006157 A JP 3006157A JP 615791 A JP615791 A JP 615791A JP H04238547 A JPH04238547 A JP H04238547A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- registers
- semiconductor device
- cpu
- watchdog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のウォッチド
ッグカウンタに関するものである。
ッグカウンタに関するものである。
【０００２】
【従来の技術】従来の半導体装置のウォッチドッグカウ
ンタは図３に示す構成である。図３において、８はカウ
ンタクリアフラグで、プログラムでデータを書くことに
より、カウンタクリア信号を発生する。９はカウンタで
、カウンタがオーバーフローしたら、ＣＰＵリセット信
号を発生する。１０はＣＰＵである。以上のように構成
された半導体装置について、以下その動作について説明
する。
ンタは図３に示す構成である。図３において、８はカウ
ンタクリアフラグで、プログラムでデータを書くことに
より、カウンタクリア信号を発生する。９はカウンタで
、カウンタがオーバーフローしたら、ＣＰＵリセット信
号を発生する。１０はＣＰＵである。以上のように構成
された半導体装置について、以下その動作について説明
する。
【０００３】ウォッチドッグカウンタとはプログラムの
暴走検知の一手法である。プログラムが正常に実行され
る手順において、一定時間内にカウンタクリアフラグ８
にデータを書きこみ、カウンタクリア信号を発生させ、
カウンタ９をクリアし、カウンタからＣＰＵリセット信
号を発生させることはなく、したがってＣＰＵ１０はリ
セットされない。しかし、プログラムが暴走し、一定時
間内にカウンタクリアフラグ８にデータの書きこみが行
なわれない場合、カウンタクリア信号が発生されず、カ
ウンタ９がオーバーフローし、ＣＰＵリセット信号が発
生され、ＣＰＵ１０をリセットする。
暴走検知の一手法である。プログラムが正常に実行され
る手順において、一定時間内にカウンタクリアフラグ８
にデータを書きこみ、カウンタクリア信号を発生させ、
カウンタ９をクリアし、カウンタからＣＰＵリセット信
号を発生させることはなく、したがってＣＰＵ１０はリ
セットされない。しかし、プログラムが暴走し、一定時
間内にカウンタクリアフラグ８にデータの書きこみが行
なわれない場合、カウンタクリア信号が発生されず、カ
ウンタ９がオーバーフローし、ＣＰＵリセット信号が発
生され、ＣＰＵ１０をリセットする。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、プログラムが暴走しても、カウンタクリ
アフラグに書きこむ動作だけを行なう場合があれば、カ
ウンタはクリアされるので、プログラムが暴走している
にもかかわらず、カウンタのオーバーフローが発生せず
、暴走検知の機能が働かないという欠点を有していた。
来の構成では、プログラムが暴走しても、カウンタクリ
アフラグに書きこむ動作だけを行なう場合があれば、カ
ウンタはクリアされるので、プログラムが暴走している
にもかかわらず、カウンタのオーバーフローが発生せず
、暴走検知の機能が働かないという欠点を有していた。
【０００５】本発明は上記従来の問題点を解決するもの
で、複数のレジスタと比較器とカウンタを接続し、複数
のレジスタの値を比較し、その結果でカウンタをクリア
したり、あるいはカウンタをオーバーフローさせてＣＰ
Ｕをリセットする。複数のレジスタをセットするそれぞ
れのプログラムが正常に動く必要があり、不用意にカウ
ンタがクリアされず、確実に暴走検知を行なうことので
きる半導体装置を提供することを目的としている。
で、複数のレジスタと比較器とカウンタを接続し、複数
のレジスタの値を比較し、その結果でカウンタをクリア
したり、あるいはカウンタをオーバーフローさせてＣＰ
Ｕをリセットする。複数のレジスタをセットするそれぞ
れのプログラムが正常に動く必要があり、不用意にカウ
ンタがクリアされず、確実に暴走検知を行なうことので
きる半導体装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、複数のレジスタと比較器とカ
ウンタを接続して構成されるウォッチドッグカウンタを
有している。
に本発明の半導体装置は、複数のレジスタと比較器とカ
ウンタを接続して構成されるウォッチドッグカウンタを
有している。
【０００７】
【作用】この構成によって、複数のレジスタは、それぞ
れ別のプログラムでセットされ、複数のレジスタの値を
比較した結果でカウンタのリセットあるいはカウンタの
オーバーフローによるＣＰＵリセット動作が行なわれる
。そのため、プログラムが暴走し、その暴走の結果、複
数のレジスタすべてをセットする確率はかなり低く、確
実に暴走検知をすることができる。
れ別のプログラムでセットされ、複数のレジスタの値を
比較した結果でカウンタのリセットあるいはカウンタの
オーバーフローによるＣＰＵリセット動作が行なわれる
。そのため、プログラムが暴走し、その暴走の結果、複
数のレジスタすべてをセットする確率はかなり低く、確
実に暴走検知をすることができる。
【０００８】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図１は本発明の第１の実施例における
半導体装置のウォッチドッグカウンタを示すものである
。図１において、１〜４はレジスタ、５は比較器ですべ
てのレジスタが一致した時、カウンタクリア信号を出力
する。６はカウンタでオーバーフローした時、ＣＰＵの
リセット信号を出力する。７はＣＰＵである。
ながら説明する。図１は本発明の第１の実施例における
半導体装置のウォッチドッグカウンタを示すものである
。図１において、１〜４はレジスタ、５は比較器ですべ
てのレジスタが一致した時、カウンタクリア信号を出力
する。６はカウンタでオーバーフローした時、ＣＰＵの
リセット信号を出力する。７はＣＰＵである。
【０００９】以上のように構成された半導体装置につい
て、以下その動作を説明する。レジスタ１〜４へのデー
タの書きこみはプログラム中の異なるアドレスで行なわ
れる。そして、すべてのレジスタに書きこみが行なわれ
た時、比較する。比較器はすべてのレジスタの値が一致
した時、カウンタをクリアし、ＣＰＵをリセットしない
。一方、すべてのレジスタの値が一致しない時はカウン
タクリア信号を出力せず、そのため、カウンタはオーバ
ーフローし、ＣＰＵリセット信号を出力し、ＣＰＵをリ
セットする。以上のような実施例によれば、暴走して、
ある１つのレジスタの書きこみは行なわれたとしても、
他のいずれかのレジスタの書きこみが行なわれなければ
、暴走の検知ができる。
て、以下その動作を説明する。レジスタ１〜４へのデー
タの書きこみはプログラム中の異なるアドレスで行なわ
れる。そして、すべてのレジスタに書きこみが行なわれ
た時、比較する。比較器はすべてのレジスタの値が一致
した時、カウンタをクリアし、ＣＰＵをリセットしない
。一方、すべてのレジスタの値が一致しない時はカウン
タクリア信号を出力せず、そのため、カウンタはオーバ
ーフローし、ＣＰＵリセット信号を出力し、ＣＰＵをリ
セットする。以上のような実施例によれば、暴走して、
ある１つのレジスタの書きこみは行なわれたとしても、
他のいずれかのレジスタの書きこみが行なわれなければ
、暴走の検知ができる。
【００１０】図２は本発明の第２の実施例における半導
体装置のウォッチドッグカウンタを示すものである。図
２においても、図１と同様の構成である。図１と異なる
点は５の比較器から７のＣＰＵへの接続を設けた点であ
る。５の比較器はすべてのレジスタが一致した時、カウ
ンタクリア信号を出力し、一致しない場合、ＣＰＵリセ
ット信号を出力する。上記のように構成された半導体装
置について説明する。レジスタにデータを書きこみ、値
を比較し、一致した場合は第１の実施例と同様である。 一致しない場合、プログラムの実行順番は正常で、デー
タバスが異常と考えられる。そのため、ＣＰＵをリセッ
トする。
体装置のウォッチドッグカウンタを示すものである。図
２においても、図１と同様の構成である。図１と異なる
点は５の比較器から７のＣＰＵへの接続を設けた点であ
る。５の比較器はすべてのレジスタが一致した時、カウ
ンタクリア信号を出力し、一致しない場合、ＣＰＵリセ
ット信号を出力する。上記のように構成された半導体装
置について説明する。レジスタにデータを書きこみ、値
を比較し、一致した場合は第１の実施例と同様である。 一致しない場合、プログラムの実行順番は正常で、デー
タバスが異常と考えられる。そのため、ＣＰＵをリセッ
トする。
【００１１】以上のように不一致の場合の動作を設ける
ことにより、暴走検知とハード異常の検知ができる。
ことにより、暴走検知とハード異常の検知ができる。
【００１２】第３の実施例における半導体装置のウォッ
チドッグカウンタは図２で説明する。構成も同様である
。第２の実施例と異なる点は５の比較器と６のカウンタ
の出力である。５はすべてのレジスタが一致した時、カ
ウンタクリア信号を出力し、一致しない場合、ＣＰＵ割
込信号を出力する。６の出力はオーバーフロー時、割込
信号である。そのため、第３の実施例の動作は第２の実
施例と同様であるが、第２の実施例のようにＣＰＵをリ
セットするのでなく、割込処理を要求する。
チドッグカウンタは図２で説明する。構成も同様である
。第２の実施例と異なる点は５の比較器と６のカウンタ
の出力である。５はすべてのレジスタが一致した時、カ
ウンタクリア信号を出力し、一致しない場合、ＣＰＵ割
込信号を出力する。６の出力はオーバーフロー時、割込
信号である。そのため、第３の実施例の動作は第２の実
施例と同様であるが、第２の実施例のようにＣＰＵをリ
セットするのでなく、割込処理を要求する。
【００１３】以上のように割込みを要求することにより
、暴走検知，ハード検知時、ＣＰＵリセットだけでなく
、復帰処理を行なうことができる。
、暴走検知，ハード検知時、ＣＰＵリセットだけでなく
、復帰処理を行なうことができる。
【００１４】
【発明の効果】以上のように本発明は複数のレジスタと
比較器とカウンタを接続することにより、確実に暴走検
知をすることができるウォッチドッグカウンタをもつ優
れた半導体装置を実現できるものである。
比較器とカウンタを接続することにより、確実に暴走検
知をすることができるウォッチドッグカウンタをもつ優
れた半導体装置を実現できるものである。
【図１】本発明の第１の実施例における半導体装置のウ
ォッチドッグカウンタの回路図
ォッチドッグカウンタの回路図
【図２】本発明の第２，第３の実施例における半導体装
置のウォッチドッグカウンタの回路図
置のウォッチドッグカウンタの回路図
【図３】従来の半導体装置のウォッチドッグカウンタの
回路図
回路図
１ レジスタ
２ レジスタ
３ レジスタ
４ レジスタ
５ 比較器
６ カウンタ
７ ＣＰＵ（中央処理装置）
８ カウンタクリアフラグ
９ カウンタ
１０ ＣＰＵ（中央処理装置）
Claims (1)
- 【請求項１】複数のレジスタと比較器とカウンタにより
構成されることを特徴とするウォッチドッグカウンタを
有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006157A JPH04238547A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006157A JPH04238547A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238547A true JPH04238547A (ja) | 1992-08-26 |
Family
ID=11630696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006157A Pending JPH04238547A (ja) | 1991-01-23 | 1991-01-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2503459A (en) * | 2012-06-26 | 2014-01-01 | Nordic Semiconductor Asa | Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114652A (ja) * | 1982-12-21 | 1984-07-02 | Nissan Motor Co Ltd | ウォッチドッグ・タイマ回路 |
| JPS60124748A (ja) * | 1983-12-09 | 1985-07-03 | Canon Inc | ウオツチドツグタイマのセツト方式 |
-
1991
- 1991-01-23 JP JP3006157A patent/JPH04238547A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114652A (ja) * | 1982-12-21 | 1984-07-02 | Nissan Motor Co Ltd | ウォッチドッグ・タイマ回路 |
| JPS60124748A (ja) * | 1983-12-09 | 1985-07-03 | Canon Inc | ウオツチドツグタイマのセツト方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2503459A (en) * | 2012-06-26 | 2014-01-01 | Nordic Semiconductor Asa | Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset |
| JP2015525915A (ja) * | 2012-06-26 | 2015-09-07 | ノルディック セミコンダクタ アーエスアーＮｏｒｄｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＡＳＡ | マイクロプロセッサの制御 |
| US10191793B2 (en) | 2012-06-26 | 2019-01-29 | Nordic Semiconductor Asa | Microprocessor device with reset timer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239641A (en) | Method and apparatus for synchronizing a plurality of processors | |
| JP7351933B2 (ja) | エラーリカバリ方法及び装置 | |
| JPH06337820A (ja) | マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法 | |
| US6553512B1 (en) | Method and apparatus for resolving CPU deadlocks | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH04238547A (ja) | 半導体装置 | |
| US20030023799A1 (en) | Interrupt processing apparatus | |
| JP3186449B2 (ja) | 割込要因レジスタ回路 | |
| JP3157805B2 (ja) | サイズアクノリッジ返送装置及びサイズアクノリッジ返送方法 | |
| JPH05265790A (ja) | マイクロプロセッサ装置 | |
| JPS62120550A (ja) | プログラムデバツグ方式 | |
| JPS60215251A (ja) | デ−タ処理装置 | |
| JPS63208130A (ja) | Ｃｐｕ誤動作検出装置 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPH05108507A (ja) | バスエラー処理回路 | |
| JPS60193059A (ja) | プログラム動作チエツク方式 | |
| JPH03109652A (ja) | データ処理装置 | |
| JPH06274468A (ja) | コンピュ−タの異常検出方法 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| JPS61292756A (ja) | プログラムデバツク補助回路 | |
| JPH11110231A (ja) | 割込み制御方式 | |
| JPH02245941A (ja) | アドレス検査装置 | |
| JPH03154115A (ja) | 半導体集積回路 | |
| JPS63742A (ja) | パトロ−ルプライオリテイ制御方式 |