JPS584477A - 複数演算器のポインタによる制御方式 - Google Patents
複数演算器のポインタによる制御方式Info
- Publication number
- JPS584477A JPS584477A JP56102621A JP10262181A JPS584477A JP S584477 A JPS584477 A JP S584477A JP 56102621 A JP56102621 A JP 56102621A JP 10262181 A JP10262181 A JP 10262181A JP S584477 A JPS584477 A JP S584477A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- storage means
- sequentially
- instruction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一連のエレメントからなるオペランドをもつベ
クトル命令の処理忙おける複数演算器のポインタによる
制御方式に関する。
クトル命令の処理忙おける複数演算器のポインタによる
制御方式に関する。
従来、複数の演算器を並列に設けて演算を多重に行わせ
る仁とは知られている・このようなものにおいてベクト
ル命令等を処理する場合、各演算器にエレメントを次々
に入力させ最後の演算器の演算終了を待って次の命令を
実行するならは、最初にエレメントを入力された演算器
は最後の演算器の演算終了まで何もしないことｋなり、
処理の効率を低下させるという欠点を生じる仁とになる
。
る仁とは知られている・このようなものにおいてベクト
ル命令等を処理する場合、各演算器にエレメントを次々
に入力させ最後の演算器の演算終了を待って次の命令を
実行するならは、最初にエレメントを入力された演算器
は最後の演算器の演算終了まで何もしないことｋなり、
処理の効率を低下させるという欠点を生じる仁とになる
。
本発明は仁のような火点を除去するため複数の演算器を
用ｉて一連のエレメントからなるオペランドをもつベク
トル命令等を処理する際、通常時は使用開始演算器を可
変とし各演算器の有効利用を図り、障害時は使用開始演
算器を聞手とし同じ動作状態の再現を可能とする複数演
算器のポインタによる制御方式を提供することを目的と
している・そしてそのために、本発明における複数演算
器のポインタによる制御方式は、記憶手段と、複数の演
算器およびポインタを有し該記憶手段から送出されたエ
レメントをポインタの示す演算器に順次入力させる演算
手段と、該演算手段に起動信号およびエレメント数を通
知する命令制御部とからなり、通常時は命令開始時忙ポ
インタを設定値に戻さず使用開始演算器を可変とし、障
害時は命令開始時にポインタを設定値に戻し使用開始演
算器を固定とすることを特徴とするものであるφ以下本
発明を図面を参照しつつ説認する。
用ｉて一連のエレメントからなるオペランドをもつベク
トル命令等を処理する際、通常時は使用開始演算器を可
変とし各演算器の有効利用を図り、障害時は使用開始演
算器を聞手とし同じ動作状態の再現を可能とする複数演
算器のポインタによる制御方式を提供することを目的と
している・そしてそのために、本発明における複数演算
器のポインタによる制御方式は、記憶手段と、複数の演
算器およびポインタを有し該記憶手段から送出されたエ
レメントをポインタの示す演算器に順次入力させる演算
手段と、該演算手段に起動信号およびエレメント数を通
知する命令制御部とからなり、通常時は命令開始時忙ポ
インタを設定値に戻さず使用開始演算器を可変とし、障
害時は命令開始時にポインタを設定値に戻し使用開始演
算器を固定とすることを特徴とするものであるφ以下本
発明を図面を参照しつつ説認する。
第１図は本発明のｌ実施例の概要を示す図′、第２図は
本発明の演算手段におけるポインタの制御を説明する図
である。
本発明の演算手段におけるポインタの制御を説明する図
である。
第１図において、命令制御部３は起動信号を発生し演算
手段３０入カポインタＩｐＭを順次選択し記憶手段ｌか
ら送出されるエレメントをポインタに対応する各演算器
に入力していく、記憶手段ｌからは毎サイクルエレメン
トが送出されるが各演算器の処理能力は記憶手段ｌのデ
ータ送出能力のＮ分の１でよい・演算結果の出力は同様
に、各演算器に対応した出力ポインタａｐｌを順次選択
して出力し、再び記憶手段１ｔＣ蓄積する。このとき各
演算器忙対応する出力ポインタｏｐｉの選択は、対応す
る入力ポインタ１ｐｉの選択より所定時間遅れている・
さて、第２図を参照しより詳しく説明する０通常時の動
作は、命令制御部３からの起動信号によりカウンタ１Ｇ
にトリガ−１信号を与え、カウンタ８により定められる
所定時間遅れてカウンタ１１にトリガ−２信号を与え、
各々のカウンタ１０．１１をスタートさせる。その結果
、入力ポインタｉ ｐ １〜ｉｐｎ％出カポインタＯＰ
、〜ＯＰｎは順番に１，２、・・・・・・Ｎ、１．２、
・・・・・・とくり返し選択され対応する各演算器が動
作する。命令制御部３はエレメント数を送出し、演算手
段３内のダクンカクンタ９は最後のエレメントを処理し
たときにＥＮＤ信号を発生し、終了信号を命令制御部３
へ返すが、状態制御レジスタの内容０Ｐ８Ｒはエレメン
ト数が２Ｎ＋３とすると入力ポインタはＩｐ４をさして
止まっている。この状態で次の命令起動信号が与えられ
るとこの入力ポインタ１ｐ４に対応する演算器４から使
用開始することになり、各演算器がすきまなく動作し演
算器の状態による起動の待ち時間をなくすことができる
。また、障害時の動作は、命令制御部３からの起動信号
罠より各カウンタ１０．１１をスタートさせ入力ポイン
タ、出力ポインタを順番くくり返し選択するところ迄は
′通常時と同様である。しかし、最後のエレメントを処
理したときに％ＥＮＤ信号が発生されるが、障害時は状
態制御レジスタの内容０Ｐ８Ｂが１であるため各カウン
タ１０．１１への初期値復帰の指令が与えられる・した
がってエレメント数にかかわらず入力ポインタ１ｐ１（
所定値）をさして止まるととになる・この状態で命令起
動信号が与えられると必ず演算器１から使用開始するこ
とになり、障害発生時の９）ライ等における同じ状態の
再現を可能にする。
手段３０入カポインタＩｐＭを順次選択し記憶手段ｌか
ら送出されるエレメントをポインタに対応する各演算器
に入力していく、記憶手段ｌからは毎サイクルエレメン
トが送出されるが各演算器の処理能力は記憶手段ｌのデ
ータ送出能力のＮ分の１でよい・演算結果の出力は同様
に、各演算器に対応した出力ポインタａｐｌを順次選択
して出力し、再び記憶手段１ｔＣ蓄積する。このとき各
演算器忙対応する出力ポインタｏｐｉの選択は、対応す
る入力ポインタ１ｐｉの選択より所定時間遅れている・
さて、第２図を参照しより詳しく説明する０通常時の動
作は、命令制御部３からの起動信号によりカウンタ１Ｇ
にトリガ−１信号を与え、カウンタ８により定められる
所定時間遅れてカウンタ１１にトリガ−２信号を与え、
各々のカウンタ１０．１１をスタートさせる。その結果
、入力ポインタｉ ｐ １〜ｉｐｎ％出カポインタＯＰ
、〜ＯＰｎは順番に１，２、・・・・・・Ｎ、１．２、
・・・・・・とくり返し選択され対応する各演算器が動
作する。命令制御部３はエレメント数を送出し、演算手
段３内のダクンカクンタ９は最後のエレメントを処理し
たときにＥＮＤ信号を発生し、終了信号を命令制御部３
へ返すが、状態制御レジスタの内容０Ｐ８Ｒはエレメン
ト数が２Ｎ＋３とすると入力ポインタはＩｐ４をさして
止まっている。この状態で次の命令起動信号が与えられ
るとこの入力ポインタ１ｐ４に対応する演算器４から使
用開始することになり、各演算器がすきまなく動作し演
算器の状態による起動の待ち時間をなくすことができる
。また、障害時の動作は、命令制御部３からの起動信号
罠より各カウンタ１０．１１をスタートさせ入力ポイン
タ、出力ポインタを順番くくり返し選択するところ迄は
′通常時と同様である。しかし、最後のエレメントを処
理したときに％ＥＮＤ信号が発生されるが、障害時は状
態制御レジスタの内容０Ｐ８Ｂが１であるため各カウン
タ１０．１１への初期値復帰の指令が与えられる・した
がってエレメント数にかかわらず入力ポインタ１ｐ１（
所定値）をさして止まるととになる・この状態で命令起
動信号が与えられると必ず演算器１から使用開始するこ
とになり、障害発生時の９）ライ等における同じ状態の
再現を可能にする。
以上説明したとおり、本発明によれば複数の演算器を用
いて一連のエレメントからなるオペランドをもつベクト
ル命令を処理する際、通常時は使用開始演算器を可変と
し各演算器の有効利用を図り、障害時は使用開始演算器
を固定とし同じ動作状態の再現することが可能になうた
。
いて一連のエレメントからなるオペランドをもつベクト
ル命令を処理する際、通常時は使用開始演算器を可変と
し各演算器の有効利用を図り、障害時は使用開始演算器
を固定とし同じ動作状態の再現することが可能になうた
。
第１図は本発明の１実施例の概要を示す図、第２図は本
発明の演算手段におけるポインタの制御を説明する図で
ある。 ｌ・・・記憶手段、２・・・演算手段、３・・・命令制
御部。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ヤ １ 口 ヤ２図
発明の演算手段におけるポインタの制御を説明する図で
ある。 ｌ・・・記憶手段、２・・・演算手段、３・・・命令制
御部。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ヤ １ 口 ヤ２図
Claims (1)
- 記憶手段と、複数の演算ＩＩおよびポインタを有し該記
憶手段から送出されたエレメントをポインタの示す演算
器に順次入力させる演算手段と１ｗ４演算手段に起動信
号シよびエレメント数を通知する命令制御部とからなり
、通常時は命令開始時にポインタを所定値に戻さず使用
ＮＭ演算器を可変とし、障害時は命令開始時にポインタ
を所定値に戻し使用開始演算器を固定とすることを特徴
とする検数演算器のポインタによる制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102621A JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102621A JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584477A true JPS584477A (ja) | 1983-01-11 |
| JPS6117033B2 JPS6117033B2 (ja) | 1986-05-06 |
Family
ID=14332311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102621A Granted JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584477A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111651U (ja) * | 1989-02-20 | 1990-09-06 |
-
1981
- 1981-06-30 JP JP56102621A patent/JPS584477A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6117033B2 (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02306337A (ja) | 浮動小数点データ正規化方式 | |
| JPS6077265A (ja) | ベクトル処理装置 | |
| EP0295646A2 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JPS584477A (ja) | 複数演算器のポインタによる制御方式 | |
| JPS6161416B2 (ja) | ||
| JP3004102B2 (ja) | データベース演算処理装置 | |
| JPS5969845A (ja) | デ−タ駆動制御方式 | |
| JPS6158861B2 (ja) | ||
| JPH03257665A (ja) | 情報処理装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP2845780B2 (ja) | データ転送制御回路 | |
| JPS5924364A (ja) | プロセス同期回路 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPH0766325B2 (ja) | パイプライン制御装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH06149864A (ja) | ベクトル処理装置 | |
| JPH0769823B2 (ja) | 情報処理装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH0533412B2 (ja) | ||
| JPS63115261A (ja) | インタフエ−ス制御方式 | |
| JPH0476625A (ja) | 命令解読制御装置 |