JPS6117033B2 - - Google Patents
Info
- Publication number
- JPS6117033B2 JPS6117033B2 JP56102621A JP10262181A JPS6117033B2 JP S6117033 B2 JPS6117033 B2 JP S6117033B2 JP 56102621 A JP56102621 A JP 56102621A JP 10262181 A JP10262181 A JP 10262181A JP S6117033 B2 JPS6117033 B2 JP S6117033B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- arithmetic
- instruction
- unit
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は一連のエレメントからなるオペランド
をもつベクトル命令の処理における複数演算器の
ポインタによる制御方式に関する。
をもつベクトル命令の処理における複数演算器の
ポインタによる制御方式に関する。
従来、複数の演算器を並列に設けて演算を多重
に行わせることは知られている。このようなもの
においてベクトル命令等を処理する場合、各演算
器にエレメントを次々に入力させ最後の演算器の
演算終了を待つて次の命令を実行するならば、最
初にエレメントを入力された演算器は最後の演算
器の演算終了まで何もしないことになり、処理の
効率を低下させるという欠点を生じることにな
る。
に行わせることは知られている。このようなもの
においてベクトル命令等を処理する場合、各演算
器にエレメントを次々に入力させ最後の演算器の
演算終了を待つて次の命令を実行するならば、最
初にエレメントを入力された演算器は最後の演算
器の演算終了まで何もしないことになり、処理の
効率を低下させるという欠点を生じることにな
る。
本発明はこのような欠点を除去するため複数の
演算器を用いて一連のエレメントからなるオペラ
ンドをもつベクトル命令等を処理する際、通常時
は使用開始演算器を可変とし各演算器の有効利用
を図り、障害時は使用開始演算器を固定とし同じ
動作状態の再現を可能とする複数演算器のポイン
タによる制御方式を提供することを目的としてい
る。そしてそのために、本発明における複数演算
器のポインタによる制御方式は、記憶手段と、複
数の演算器およびポインタを有し該記憶手段から
送出されたエレメントをポインタの示す演算器に
順次入力させる演算手段と、該演算手段に起動信
号およびエレメント数を通知する命令制御部とか
らなり、通常時は命令開始時にポインタを設定値
に戻さず使用開始演算器を可変とし、障害時は命
令開始時にポインタを設定値に戻し使用開始演算
器を固定することを特徴とするものである。
演算器を用いて一連のエレメントからなるオペラ
ンドをもつベクトル命令等を処理する際、通常時
は使用開始演算器を可変とし各演算器の有効利用
を図り、障害時は使用開始演算器を固定とし同じ
動作状態の再現を可能とする複数演算器のポイン
タによる制御方式を提供することを目的としてい
る。そしてそのために、本発明における複数演算
器のポインタによる制御方式は、記憶手段と、複
数の演算器およびポインタを有し該記憶手段から
送出されたエレメントをポインタの示す演算器に
順次入力させる演算手段と、該演算手段に起動信
号およびエレメント数を通知する命令制御部とか
らなり、通常時は命令開始時にポインタを設定値
に戻さず使用開始演算器を可変とし、障害時は命
令開始時にポインタを設定値に戻し使用開始演算
器を固定することを特徴とするものである。
以下本発明を図面を参照しつつ説明する。第１
図は本発明の１実施例の概要を示す図、第２図は
本発明の演算手段におけるポインタの制御を説明
する図である。
図は本発明の１実施例の概要を示す図、第２図は
本発明の演算手段におけるポインタの制御を説明
する図である。
第１図において、命令制御部３は起動信号を発
生し演算手段３の入力ポインタipiを順次選択し
記憶手段１から送出されるエレメントをポインタ
に対応する各演算器に入力していく。記憶手段１
からは毎サイクルエレメントが送出されるが各演
算器の処理能力は記憶手段１のデータ送出能力の
Ｎ分の１でよい。演算結果の出力は同様に、各演
算器に対応した出力ポインタopiを順次選択して
出力し、再び記憶手段１に蓄積する。このとき各
演算器に対応する出力ポインタopiの選択は、対
応する入力ポインタipiの選択より所定時間遅れ
ている。さて、第２図を参照しより詳しく説明す
る。通常時の動作は、命令制御部３からの起動信
号によりカウンタ１０にトリガー１信号を与え、
カウンタ８により定められる所定時間遅れてカウ
ンタ１１にトリガー２信号を与え、各々のカウン
タ１０、１１をスタートさせる。その結果、入力
ポインタip1〜ipo、出力ポインタOP1〜OPoは順
番に１、２、……Ｎ、１、２、……とくり返し選
択され対応する各演算器が動作する。命令制御部
３はエレメント数を送出し、演算手段３内のダウ
ンカウンタ９は最後のエレメントを処理したとき
にEND信号を発生し、終了信号を命令制御部３
へ返すが、状態制御レジスタの内容OPSRは通常
時は０であるため各カウンタ１０，１１への初期
値復帰の指令は与えられない。したがつて、今エ
レメント数が2N＋３とすると入力ポインタはip4
をさして止まつている。この状態で次の命令起動
信号が与えられるとこの入力ポインタip4に対応
する演算器４から使用開始することになり、各演
算器がすきまなく動作し演算器の状態による起動
の待ち時間をなくすことができる。また、障害時
の動作は、命令制御部３からの起動信号により各
カウンタ１０，１１をスタートさせ入力ポイン
タ、出力ポインタを順番にくり返し選択するとこ
ろ迄は通常時と同様である。しかし、最後のエレ
メントを処理したときに、END信号が発生され
るが、障害時は状態制御レジスタの内容OPSRが
１であるため各カウンタ１０，１１への初期値復
帰の指令が与えられる。したがつてエレメント数
にかかわらず入力ポインタip1（所定値）をさし
て止まることになる。この状態で命令起動信号が
与えられると必ず演算器１から使用開始すること
になり、障害発生時のリトライ等における同じ状
態の再現を可能にする。
生し演算手段３の入力ポインタipiを順次選択し
記憶手段１から送出されるエレメントをポインタ
に対応する各演算器に入力していく。記憶手段１
からは毎サイクルエレメントが送出されるが各演
算器の処理能力は記憶手段１のデータ送出能力の
Ｎ分の１でよい。演算結果の出力は同様に、各演
算器に対応した出力ポインタopiを順次選択して
出力し、再び記憶手段１に蓄積する。このとき各
演算器に対応する出力ポインタopiの選択は、対
応する入力ポインタipiの選択より所定時間遅れ
ている。さて、第２図を参照しより詳しく説明す
る。通常時の動作は、命令制御部３からの起動信
号によりカウンタ１０にトリガー１信号を与え、
カウンタ８により定められる所定時間遅れてカウ
ンタ１１にトリガー２信号を与え、各々のカウン
タ１０、１１をスタートさせる。その結果、入力
ポインタip1〜ipo、出力ポインタOP1〜OPoは順
番に１、２、……Ｎ、１、２、……とくり返し選
択され対応する各演算器が動作する。命令制御部
３はエレメント数を送出し、演算手段３内のダウ
ンカウンタ９は最後のエレメントを処理したとき
にEND信号を発生し、終了信号を命令制御部３
へ返すが、状態制御レジスタの内容OPSRは通常
時は０であるため各カウンタ１０，１１への初期
値復帰の指令は与えられない。したがつて、今エ
レメント数が2N＋３とすると入力ポインタはip4
をさして止まつている。この状態で次の命令起動
信号が与えられるとこの入力ポインタip4に対応
する演算器４から使用開始することになり、各演
算器がすきまなく動作し演算器の状態による起動
の待ち時間をなくすことができる。また、障害時
の動作は、命令制御部３からの起動信号により各
カウンタ１０，１１をスタートさせ入力ポイン
タ、出力ポインタを順番にくり返し選択するとこ
ろ迄は通常時と同様である。しかし、最後のエレ
メントを処理したときに、END信号が発生され
るが、障害時は状態制御レジスタの内容OPSRが
１であるため各カウンタ１０，１１への初期値復
帰の指令が与えられる。したがつてエレメント数
にかかわらず入力ポインタip1（所定値）をさし
て止まることになる。この状態で命令起動信号が
与えられると必ず演算器１から使用開始すること
になり、障害発生時のリトライ等における同じ状
態の再現を可能にする。
以上説明したとおり、本発明によれば複数の演
算器を用いて一連のエレメントからなるオペラン
ドをもつベクトル命令を処理する際、通常時は使
用開始演算器を可変とし各演算器の有効利用を図
り、障害時は使用開始演算器を固定とし同じ動作
状態の再現することが可能になつた。
算器を用いて一連のエレメントからなるオペラン
ドをもつベクトル命令を処理する際、通常時は使
用開始演算器を可変とし各演算器の有効利用を図
り、障害時は使用開始演算器を固定とし同じ動作
状態の再現することが可能になつた。
第１図は本発明の１実施例の概要を示す図、第
２図は本発明の演算手段におけるポインタの制御
を説明する図である。 １……記憶手段、２……演算手段、３……命令
制御部。
２図は本発明の演算手段におけるポインタの制御
を説明する図である。 １……記憶手段、２……演算手段、３……命令
制御部。
Claims (1)
- １ 記憶手段と、複数の演算器およびポインタを
有し該記憶手段から送出されたエレメントをポイ
ンタの示す演算器に順次入力させる演算手段と、
該演算手段に起動信号およびエレメント数を通知
する命令制御部とからなり、通常時は命令開始時
にポインタを所定値に戻さず使用開始演算器を可
変とし、障害時は命令開始時にポインタを所定値
に戻し使用開始演算器を固定とすることを特徴と
する複数演算器のポインタによる制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102621A JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102621A JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584477A JPS584477A (ja) | 1983-01-11 |
| JPS6117033B2 true JPS6117033B2 (ja) | 1986-05-06 |
Family
ID=14332311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102621A Granted JPS584477A (ja) | 1981-06-30 | 1981-06-30 | 複数演算器のポインタによる制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111651U (ja) * | 1989-02-20 | 1990-09-06 |
-
1981
- 1981-06-30 JP JP56102621A patent/JPS584477A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111651U (ja) * | 1989-02-20 | 1990-09-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS584477A (ja) | 1983-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943915A (en) | Apparatus and method for synchronization of a coprocessor unit in a pipelined central processing unit | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JP2682232B2 (ja) | 浮動小数点演算処理装置 | |
| JPS6142308B2 (ja) | ||
| JPS6248873B2 (ja) | ||
| JPS6117033B2 (ja) | ||
| JPH01503340A (ja) | データ処理ユニット | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH0199132A (ja) | マルチタスク実行装置 | |
| JPH0580691B2 (ja) | ||
| JPS61296473A (ja) | 行列演算回路 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP3068406B2 (ja) | ベクトル演算装置 | |
| JPH0769823B2 (ja) | 情報処理装置 | |
| JPH0743649B2 (ja) | 演算回路 | |
| JPS60201442A (ja) | デ−タ処理装置 | |
| JPH0580690B2 (ja) | ||
| JPH02100175A (ja) | ベクトル処理装置 | |
| JPH0125094B2 (ja) | ||
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPH0452759A (ja) | ベクトル命令多重処理方式 | |
| JPS6337412B2 (ja) | ||
| JPS63186371A (ja) | ベクトル処理装置 | |
| JPH0452973B2 (ja) | ||
| JPH0145650B2 (ja) |