JPH0452973B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は命令の実行途中および実行終了時に割
込みを受付ける情報処理装置の割込み制御回路に
関し、特に保留割込みの制御方式に関する。

（従来の技術） 一般に命令の実行途中、および実行終了時に割
込みを受付ける情報処理装置において、発生する
割込み要因はプログラムに非同期に発生し、発生
した割込み要因は割込み表示レジスタに登録さ
れ、割込みが受付けられるまで保留される。

次に、上述の内容を実例によつて説明する。

第２図は、従来技術による割込み制御回路を示
すブロツク図である。第２図において、１は割込
み表示レジスタ、２はアドレス生成回路、３はア
ドレスレジスタ、４は制御ストア、５，６，１８
はそれぞれレジスタ、７は演算回路である。

第２図において、割込み表示レジスタ１は信号
線１１１２を介して発生した割込み要因を入力し
て保持する。割込み表示レジスタ１の出力は、信
号線１１０３により、アドレス生成回路２に入力
される。アドレス生成回路２は入力した割込み表
示レジスタ１の内容に応じて割込み処理のマイク
ロプログラムの起動アドレスを生成し、割込み受
付けタイミングに同期して信号線１１０４を介し
てアドレスレジスタ３に起動アドレスをセツトす
る。アドレスレジスタ３は制御ストア４のアドレ
スを保持するためのレジスタであり、信号線１１
０６を介して制御ストアにアドレスを与える。制
御ストア４は命令のマイクロプログラムや割込む
マイクロプログラムなどが格納されており、信号
線１１０６で指定されたアドレスの内容により制
御ストア４から信号線１１０７にマイクロ命令を
出力する。割込むマイクロプログラムの起動アド
レスがアドレスレジスタ３にセツトされれば、制
御ストア４から割込み処理のマイクロ命令が発行
されることになる。また、割込むマイクロ命令の
なかで受付けられた割込み要因の保留状態を解除
するため、割込み表示レジスタ１に対して信号線
１１０７を介してマイクロ命令が発行される。

近年、上述の割込みをプログラムで発生させる
方式が採用されている。すなわち、割込み表示レ
ジスタ１の内容を特定の命令で変更することがで
き、その命令で変更した割込み表示レジスタ１の
内容に従つて命令実行終了後に割込みを受付ける
方式が採用されるようになつた。さらに、割込み
表示レジスタ１の内容を変更するための命令は、
その命令の開始時における割込み表示レジスタ１
の内容に応じて変更されることが多く、通常、論
理演算を伴つて実行される。

第２図において、割込み表示レジスタ１の内容
を変更する命令が起動され、信号線１１０５によ
りアドレスレジスタ３に上記命令の起動アドレス
がセツトされ、アドレスレジスタ３により制御ス
トア４から上記命令のマイクロ命令が信号線１１
０７に出力されると、マイクロ命令の指定によ
り、割込み表示レジスタ１の内容は信号線１１０
２を介してレジスタ６にセツトされ、メモリオペ
ランドまたは汎用レジスタの内容は信号線１１０
８を介してレジスタ５にセツトされる。さらに、
両レジスタ５，６の内容はそれぞれ信号線１１０
９，１１１０を介して演算回路７に入力されて演
算実行され、その結果は信号線１１１１を介して
レジスタ８にセツトされ、さらにレジスタ８の内
容は信号線１１０１を介して割込み表示レジスタ
１にセツトされる。

（発明が解決しようとする問題点） 上述した従来技術の割込み制御回路は、マシン
サイクルが小さいため、割込み表示レジスタの内
容を変更する命令の実行に複数のサイクルを必要
とする場合には、命令の実行中に発生した非同期
割込み要因によつて割込み表示レジスタの内容が
変化してしまう可能性がある。このため、命令実
行により変更する割込み表示レジスタへのセツト
データが、命令開始時の割込み表示レジスタの内
容に適合しているにもかかわらず、非同期割込み
要因による、その後の変化により適合しなくなる
ケースが存在するという欠点がある。

本発明の目的は、命令の実行途中および実行終
了時に割込みを受付ける場合に、プログラムによ
り内容の変更が可能であつてプログラムとは非同
期に発生する割込み要因を入力し、割込みが受付
けられるまで保持し、上記保持された内容を変更
する命令を実行している期間に限つて“１”にセ
ツトされることが許されたフラグがオフしている
期間には、上記割込み要因を無条件に上記割込み
表示レジスタに入力し、上記フラグが“１”にセ
ツトされている期間には“０”にセツトされるま
で上記割込み要因を入力しないように保留するこ
とによつて上記欠点を除去し、非同期割込み要因
の発生による変化にも適合できるように構成した
割込み制御回路を提供することにある。

（問題点を解決するための手段） 本発明による割込み制御回路は、命令の実行途
中、および実行終了時に割込みを受付けることが
できるように構成した情報処理装置に含まれたも
のであつて、割込み表示レジスタ手段と、フラグ
レジスタ手段と、割込み要因制御手段とを具備し
て構成したものである。

割込み表示レジスタ手段は、プログラムによつ
て内容が変更できるとともに、プログラムとは非
同期に発生する割込み要因を入力し、割込みが受
付けられるまで割込み要因を保持するためのもの
である。

フラグレジスタ手段は、割込み表示レジスタの
内容を変更する命令を実行している期間のみに
“１”にセツトすることが許されたフラグをセツ
トするためのものである。

割込み要因制御手段は、フラグが“０”にセツ
トされている期間には割込み要因を無条件に割込
み表示レジスタ手段に入力し、フラグが“１”に
セツトされている期間には“０”にセツトされる
まで割込み要因を割込み表示レジスタ手段に入力
しないように保留するためのものである。

（実施例） 次に、本発明について図面を参照して説明す
る。第１図は、本発明による割込み制御回路の一
実施例を示すブロツク図である。第１図におい
て、第２図と同様な要素には同様な記号が付与し
てある。また、９はフリツプフロツプ、１０は割
込み要因制御部である。

第１図において、割込み表示レジスタ１は信号
線１１１２を介して入力された非同期割込み要因
を保持するレジスタであり、その出力は信号線１
１０３を介してアドレス生成回路２に入力され
る。また、制御ストア４から発行されるマイクロ
命令により割込み表示レジスタ１の内容をレジス
タ６にセツトすること、およびレジスタ８の内容
を割込み表示レジスタ１にセツトすることは、そ
れぞれ信号線１１０２，１１０１を介して可能に
なつている。入力された割込み表示レジスタ１の
内容に応じて、割込むマイクロプログラムは起動
される。アドレス生成回路２は起動マイクロアド
レスを生成し、信号線１１０４上に出力する。ア
ドレスレジスタ３は制御ストア４のアドレスを格
納するものであり、割込みによる起動アドレス、
ならびに命令による起動アドレスをそれぞれ信号
線１１０４，１１０５を介して入力することが可
能であつて、信号線１１０６を介して制御ストア
４にアドレスを与える。制御ストア４は一連のマ
イクロ命令から成る複数のマイクロプログラムを
格納し、アドレスレジスタ３でアドレス指定され
た内容、すなわちマイクロ命令を信号線１１０７
へ出力する。レジスタ５は信号線１１０７のマイ
クロ命令の指示により、信号線１１０８を介して
メモリデータおよび汎用レジスタの内容を入力し
て保持するレジスタであり、その出力は信号線１
１０９により演算回路に入力される。レジスタ６
は信号線１１０７上のマイクロ命令の指示によ
り、信号線１１０２を介して割込み表示レジスタ
１の内容を入力して保持するレジスタであり、そ
の出力は信号線１１１０を介して演算回路７に入
力される。演算回路７は信号線１１０７上のマイ
クロ命令の指示により演算を実行するように指定
され、レジスタ５，６の内容を演算した結果は信
号線１１１１に出力される。レジスタ８は信号線
１１０７上のマイクロ命令の指示により演算回路
７の出力を信号線１１１１を介して入力して保持
するレジスタであり、その出力はマイクロ命令に
より割込み表示レジスタ１にセツトすることが可
能である。フリツプフロツプ９は信号線１１０７
上のマイクロ命令の指示によりセツト／リセツト
されるフラグであり、その出力は信号線１１１３
を介して割込み要因制御部１０へ入力される。割
込み要因制御部１０には信号線１１１４を介して
割込み要因を入力される。割込み要因制御部１０
はフリツプフロツプ９が“０”のときには無条件
に割込み要因を信号線１１１２上へ出力し、“１”
のときには内部で割込み要因を保持して信号線１
１１２への出力しないように制御している。

次に、割込み要因の制御動作を説明する。通
常、フリツプフロツプ９の状態は“０”であり、
割込み要因が発生すると無条件に信号線１１１４
から割込み要因制御部１０と、信号線１１１２と
を介して割込み表示レジスタ１に割込み要因が保
持され、アドレス生成回路２で起動アドレスが生
成され、割込みタイミングに同期してアドレスレ
ジスタ３に起動アドレスがセツトされ、アドレス
指定された制御ストア４のマイクロプログラムが
起動される。受付けられた割込み要因は指定され
ない限り保留されているが、起動されたマイクロ
プログラムのなかでマイクロ命令により解除され
る。

次に、割込み表示レジスタ１の内容を変更する
命令が起動されると、アドレスレジスタ３に起動
アドレスがセツトされ、アドレス指定された制御
ストア４のマイクロプログラムが起動される。マ
イクロプログラムの第１サイクルでフリツプフロ
ツプ９をセツトすれば、第２サイクル以降におい
てはフリツプフロツプ９がリセツトされるまで発
生した割込み要因は割込み要因制御部１０で保留
状態となるため、割込み表示レジスタ１の内容は
上記命令の実行のみで変更できる。したがつて、
第２サイクル以降ではレジスタ５、レジスタ６、
演算回路７、およびレジスタ８を使用して割込み
表示レジスタ１の内容をマイクロ命令の実行で変
更する。最後の実行サイクルでフリツプフロツプ
９をリセツトするマイクロ命令を発行すれば、上
記命令による割込み表示レジスタ１の内容の変更
後、割込み表示レジスタ１の内容による割込みが
受付けられると同時に、割込み要因制御部１０で
保留されていた割込み要因が割込み表示レジスタ
１にセツトされる。それ以降は、再び通常の動作
に戻ることが可能である。

（発明の効果） 以上説明したように本発明は、割込み表示レジ
スタの内容を変更する命令が実行されている期間
に限つて“１”にセツトされることが許されたフ
ラグを備え、このフラグの“１”／“０”の状態
によりプログラムに対して非同期な割込み要因が
割込み表示レジスタへ入力される条件を制御する
ことにより、非同期割込み要因による上記命令実
行への影響を防止できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による割込み制御回路の一実
施例を示すブロツク図である。第２図は、従来技
術による割込み制御回路の一例を示すブロツク図
である。 １……割込み表示レジスタ、２……アドレス生
成回路、３……アドレスレジスタ、４……制御ス
トア、５，６，８……レジスタ、７……演算回
路、９……フリツプフロツプ、１０……割込み要
因制御部、１１０１〜１１１４……信号線。

Claims (1)

【特許請求の範囲】
1. １ 命令の実行途中および実行終了時に割込みを
   受付けることができるように構成した情報処理装
   置の割込み制御回路において、プログラムによつ
   て内容が変更できるとともに前記プログラムとは
   非同期に発生する割込み要因を入力し、割込みが
   受付けられるまで前記割込み要因を保持するため
   の割込み表示レジスタ手段と、前記割込み表示レ
   ジスタの内容を変更する命令を実行している期間
   のみに“１”にセツトすることが許されたフラグ
   をセツトするためのフラグレジスタ手段と、前記
   フラグが“０”にセツトされている期間には前記
   割込み要因を無条件に前記割込み表示レジスタ手
   段に入力し、前記フラグが“１”にセツトされて
   いる期間には“０”にセツトされるまで前記割込
   み要因を前記割込み表示レジスタ手段に入力しな
   いように保留するための割込み要因制御手段とを
   具備して構成したことを特徴とする割込み制御回
   路。