JPS63186371A - ベクトル処理装置 - Google Patents

ベクトル処理装置

Info

Publication number
JPS63186371A
JPS63186371A JP1795487A JP1795487A JPS63186371A JP S63186371 A JPS63186371 A JP S63186371A JP 1795487 A JP1795487 A JP 1795487A JP 1795487 A JP1795487 A JP 1795487A JP S63186371 A JPS63186371 A JP S63186371A
Authority
JP
Japan
Prior art keywords
vector
register
counter
calculation
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1795487A
Other languages
English (en)
Inventor
Hideo Hayashi
英男 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1795487A priority Critical patent/JPS63186371A/ja
Publication of JPS63186371A publication Critical patent/JPS63186371A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はベクトル処理装置に関し、特にベクトルレジス
タのビジー管理に関する。
(従来の技術) 一般にベクトル処理装置においては、演算器はクロック
ごとに演算データを受信し、あらかじめ設定されたパイ
プライン段数を経て結果を出力するので、クロックごと
に演算結果2得ることができる。しかしながら、第4図
に示すような繰返し演算においては、一つ前の要素の演
算結果が求まらなければ次の要素の演算を開始できない
したがって、演算要素を供給するベクトルレジスタの内
容は、あるクロック周期で読出されることになる。この
場合、クロックごとにベクトルレジスタより演算データ
を読出す命令ではない場合、命令実行の指示以降、ベク
トル長レジスタで指定された全演算データを読出してし
まうまで、後続命令で該当ベクトルレジスタに対する書
込み命令の実行は禁止されていた。
(発明が解決しようとする問題点) 上述した従来のベクトル処理装置において、先行する演
算命令でクロックごとにベクトルレジスタの内容の読出
しが行われないとき、そのベクトルレジスタの演算デー
タのすべてが読出されてしまうまで、そのベクトルレジ
スタに対する後続の書込み命令の実行指示ができないと
いう欠点がある。
本発明の目的は、ベクトルレジスタの読出し速度に従っ
てベクトルレジスタの書込み禁止期間を制御することに
より上記欠点を除去し、後続書込み命令の実行を指示で
きるように構成したベクトル処理装置を提供することに
ある。
(問題点を解決するための手段) 本発明によるベクトル処理装置は、ベクトル演算手段と
、演算ベクトル要素数指示レジスタ手段と、解読手段と
、修飾手段と、カウンタ手段と、比較手段と、書込み禁
止フラグ手段とを具備して構成したものである。
ベクトル演算小段は、複数のベクトルレジスタおよび複
数の演算器より成るものである。
演算ベクトル要素数指示レジスタ手段は、演算ベクトル
要素数を示すためのものである。
解読手段は、命令語より演算のために使用されるベクト
ルレジスタの読出し速度を解読するためのものである。
修飾手段は、演算ベクトル要素数指示レジスタの内容を
解読手段の読出し速度に従って修飾するだめのものであ
る。
カウンタ手段は、演算実行指示時に修飾手段の出力値が
セットされたならば、セット以降にカウントダウンする
ことができるものである。
比較手段は、演算ベクトル要素数指示レジスタ手段の出
力と、カウンタ手段の値との一致を検出するためのもの
である。
書込み禁止フラグ手段は、演算実行指示時にセットされ
、比較手段によって一致が検出されたときにリセットさ
れるものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。第1図において、1はベクトル
長レジスタ、2は命令語レジスタ、3.10けそれぞれ
デコーダ、5は乗算器、6はカウンタ、フは書込み禁止
フラグ、8は読出し中フラグ、9は一致検出器である。
第2図は、第1図のベクトル演算実行部の詳細を示すブ
ロック図である。第2図において、22゜24はそれぞ
れマルチプレクサ、210〜216はそれぞれベクトル
レジスタ、230〜232はそれぞれ演算器である。
第2図において、ベクトルレジスタ(VRO〜VRn 
) 2 j O〜216はベクトル演算データを保持す
る。演算器230〜232はベクトルレジスタ210〜
216の内容、あるいはスカラデータをマルチプレクサ
22を経由して受信し、演算を実行する。演算器230
〜232は加減算器、乗算器、除算器、および繰返し演
算器などである。
演算器230〜232での演算結果は、マルチプレクサ
24を経由して命令で指定されたディスティネーション
のベクトルレジスタ(VRO〜VRn)210〜216
のいずれかに戻される。
第1図において、ベクトル長レジスタ1はベクトル演算
で実行されるベクトル要素数(VL)を示し、命令語レ
ジスタ2には処理装置で実行される命令語が順次格納さ
れる。デコーダ3は命令語レジスタ2の内容を解読する
ものであり、ベクトル演算であれば、使用する演算器の
種類、演算に使用されるベクトルデータを供給している
ベクトルレジスタの番号、およびデータの読出し速度と
演算結果とを格納するだめのベクトルレジスタの番号?
出力する。
出力信号線4は、ベクトルレジスタの読出し速度、すな
わち演算データを演算器Sに送出するクロック間隔口を
出力するためのもつである。ベクトル長レジスタ1の内
容を出力信号線4上のデータ値で乗算してVLXnの演
算を乗算器5で実行し、演算実行指示時に乗算の結果t
カウンタ6にセットする。カウンタ6はそれ以降、カウ
ントダランを続けて%QIIになると停止する。演算実
行指示時に、読出し中フラグ8は演算で使用されるベク
トルレジスタがデータの読出し中であるやとを示すため
にセットされる。書込み禁止フラグ7も読出し7ラグ8
と同時にセットされる。
演算実行の指示後、カウンタ6の内容とベクトル長レジ
スタ1の内容(VL)とは比較器9で比較され、上記両
内容が一致すると書込み禁止フラグ7がセットされる。
カウンタSの値がslgから%OIKなったことがデコ
ーダ10によって検出されると読出し中7ラグ8がリセ
ットされる。
第3図は、第1因の実施例によりちる命令を実行したと
きのシーケンスとそのタイミングとを示す説明図である
命令■は回滞演算であり、以前の要素の演算結−果が求
まらないと次の要素を演算できない。したがって、この
ときのベクトルレジスタ(VRO)210の内容の読出
しは4クロック間隔とする。
命令実行の指示時にVL=21とすると、21x4=8
4がカウンタ6にセットされ、以降、カウントダウンさ
れる。ベクトルレジスタ(VRO)210の読出し中7
ラグ8および書込み禁止7ラグ7も命令実行指示時にセ
ットされる。カウンタ6の値がVRO値に等しくなると
、書込み禁止7ラグフがリセットされる。
命令■はベクトルレジスタ(VH2)214とベクトル
レジスタ(VH5)215との内容の積をベクトルレジ
スタ(VRO)21Gに格納する命令であり、この命令
によりベクトルレジスタの読出し/書込み動作がクロッ
クごとに行われる。
この命令の実行を指示するためのチェックとして演算結
果を格納するためのベクトルレジスタ(VRO)210
の書込み禁止フラグ7をチェックする。このフラグが%
1〆にセットされている間は実行の指示を送出できず、
%Opであれば実行を指示しても矛盾はない。
従来技術と同様にして命令■を実行するシーケンスでは
、書込み禁止フラグフのセットされている期間は読出し
中フラグ8と同じ動作状態であるため、本発明により第
3図に示すように%TIfクロック早く命令■が送出さ
れることKなる。
(発明の効果) 以上説明したように本発明け、ベクトルレジスタの読出
し速度に従ってベクトルレジスタの=G込与禁止期間を
制御することにより、そのベクトルレジスタへの後続書
込み命令の実iテ指示を早く送出できるため、ベクトル
の性能を高めることができるという効果がある。
【図面の簡単な説明】
第1図は、本発明によるベクトル処理装置の一実施例を
示すブロック図である。 第2図は、第1図のベクトル演算実行部の詳細を示すブ
ロック図でちる。 第8図は、本発明による命令実行シーケンスとタイミン
グの一例を示す説明図である。 第4図は、従来技術による命令実行シーケンスとタイミ
ングの一例を示す説明図である。 11III・ベクトル長レジスタ 2・・・命令語レジスタ 3.10−−−デコーダ 5・−・乗算器 6・・・カウンタ 7.8拳11−フラグ 9・・・一致検出器 22.24・・・マルチブレフサ 210〜216−・・ベクトルレジスタ230〜232
拳・・演算器

Claims (1)

    【特許請求の範囲】
  1. 複数のベクトルレジスタおよび複数の演算器より成るベ
    クトル演算手段と、演算ベクトル要素数を示すための演
    算ベクトル要素数指示レジスタ手段と、命令語より演算
    のために使用されるベクトルレジスタの読出し速度を解
    読するための解読手段と、前記演算ベクトル要素数指示
    レジスタの内容を前記解読手段の読出し速度に従つて修
    飾するための修飾手段と、演算実行指示時に前記修飾手
    段の出力値がセットされたならば前記セット以降にカウ
    ントダウンすることができるカウンタ手段と、前記演算
    ベクトル要素数指示レジスタ手段の出力と前記カウンタ
    手段の値との一致を検出するための比較手段と、前記演
    算実行指示時にセットされ前記比較手段によつて前記一
    致が検出されたときにリセットされる書込み禁止フラグ
    手段とを具備して構成したことを特徴とするベクトル処
    理装置。
JP1795487A 1987-01-28 1987-01-28 ベクトル処理装置 Pending JPS63186371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1795487A JPS63186371A (ja) 1987-01-28 1987-01-28 ベクトル処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1795487A JPS63186371A (ja) 1987-01-28 1987-01-28 ベクトル処理装置

Publications (1)

Publication Number Publication Date
JPS63186371A true JPS63186371A (ja) 1988-08-01

Family

ID=11958150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1795487A Pending JPS63186371A (ja) 1987-01-28 1987-01-28 ベクトル処理装置

Country Status (1)

Country Link
JP (1) JPS63186371A (ja)

Similar Documents

Publication Publication Date Title
US4498136A (en) Interrupt processor
JP2645669B2 (ja) データ処理システム
US4943915A (en) Apparatus and method for synchronization of a coprocessor unit in a pipelined central processing unit
JPH02226420A (ja) 浮動小数点演算実行装置
US4791555A (en) Vector processing unit
US3706077A (en) Multiprocessor type information processing system with control table usage indicator
JPH04188229A (ja) 浮動小数点演算処理装置
JPH01224871A (ja) ベクトル演算命令発行制御方法
JPS62115542A (ja) 情報処理装置
JPH0326872B2 (ja)
JPS63186371A (ja) ベクトル処理装置
WO2022062230A1 (zh) 指令处理方法、指令处理装置和芯片
JPH01503340A (ja) データ処理ユニット
JP2716166B2 (ja) 情報処理装置
GB2027238A (en) Clear and wait instruction means and method
JPS58159154A (ja) デ−タ処理装置における命令ル−プ捕捉機構
JPS63186372A (ja) ベクトル処理装置
JP2544817B2 (ja) ベクトル処理装置及びベクトル処理方法
JPH04116769A (ja) ベクトル処理装置
JPS633328B2 (ja)
JPH02100173A (ja) ベクトル処理装置
JPH0580691B2 (ja)
JPS6117033B2 (ja)
JPH01223564A (ja) 情報処理装置
JPH02100175A (ja) ベクトル処理装置