JP2544817B2 - ベクトル処理装置及びベクトル処理方法 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はベクトル処理装置及びベクトル処理方法に関
し、特にベクトル演算処理時の命令実行指示タイミング
の制御方法に関する。

従来技術 従来のベクトル処理装置において、演算結果のベクト
ルレジスタへの格納速度が毎１クロック１要素である場
合における命令実行指示タイミングは、第２図（Ａ）に
示すように、演算命令の実行指示後、演算で使用する演
算器のパイプライン段数相当クロックＰ経過したことを
検出することにより、後続する演算結果格納ベクトルレ
ジスタを参照する命令の実行指示を考えるタイミングを
得るようになっている。

しかし、演算結果の格納速度が毎ｎ（ｎ≧2,整数）ク
ロック１要素の場合、毎１クロック１要素の格納速度の
場合と同様に、演算命令の実行指示後に演算で使用する
演算器のパイプライン段数相当クロックＰだけ経過した
タイミングで、後続の演算結果格納ベクトルレジスタを
参照する命令の実行指示を与えると、ベクトルレジスタ
の読出しがベクトルレジスタへの演算結果の格納より早
く行なわれてしまう可能性がある。

例えば、第２図（Ｂ）に示すように、ベクトルレジス
タへの格納速度が毎２クロックに１要素の演算命令に対
して、後続のベクトルレジスタ参照命令のベクトルレジ
スタの読出し速度が毎１クロック１要素である場合、先
行の演算命令の最後のベクトル要素の演算結果の格納よ
り、後続の演算命令の最後のベクトル要素の読出しが早
く行なわれてしまう。

このため、第２図（Ｃ）に示すように、演算結果の格
納が毎ｎクロック１要素の場合は、全てのベクトル要素
の演算結果の格納が終了するまで後続の演算結果を参照
する命令の実行指示を与えないようになっている。従っ
て、演算結果格納が毎ｎクロック１要素の命令の後続
に、演算結果を参照する命令を実行する場合、全体とし
て処理時間が長くなる。

以上の問題を解決するために従来は、先行する演算命
令のベクトルレジスタへの格納速度ｎ（毎ｎクロック１
要素）を検出する手段を設け、ベクトル長ＶL，演算器
のパイプライン段数相当クロックＰとすると、先行する
演算命令の実行指示後、（Ｐ＋（ｎ−１）×ＶL）クロ
ック後に、後続の演算結果を参照する演算命令の実行指
示を与えている。これにより、第２図（Ｄ）示すよう
に、ベクトルレジスタへの最後のベクトル要素の格納を
後続演算の最後のベクトル要素の読出しが、最も速い毎
１クロック１要素の読出しの場合において、追越さない
範囲で最速となるように命令実行指示のタイミングを制
御するようにしている。

上述した従来の制御技術では、後続の演算結果参照命
令のオペランドとして与えられたベクトルレジスタの読
出し速度が１クロック１要素の場合に限り、命令実行指
示を最速で与えることができる。

すなわち、第２図（Ｄ）に示すような場合は、後続の
演算結果参照命令のベクトルレジスタの読出し速度が１
クロックあたり１要素であるため、先行演算結果の最後
のベクトル要素の格納を後続の演算結果参照命令の最後
のベクトル要素の読出しが追越さない、最速のパターン
になるように命令実行指示を与えている。

しかし、後続の演算結果参照命令のオペランドとして
与えられたベクトルレジスタの読出し速度が、毎ｋクロ
ック１要素の場合、（ｋ≧2,整数）最後のベクトル要素
の読出しは、先行演算結果の最後のベクトル要素の格納
より遅れ、後続命令の実行は最速となならない。

例えば、後続の演算結果参照命令のオペランドとして
与えられたベクトルレジスタの読出し速度が毎２クロッ
ク１要素の場合、第３図（Ａ）で示すように、最後要素
の読出しが最後要素の書込みより遅くなる。この場合、
従来の命令実行指示許可のタイミングが最速でないこと
は明らかである。

このように、第３図（Ｂ）に示すような最後要素の読
出しが最後要素の書込みを追越さない範囲で最速になる
ように、後続のベクトルレジスタの読出し速度が毎ｋク
ロック１要素の命令の実行指示を与えるような手段は存
在しない。

発明の目的 本発明の目的は、レジスタの格納速度及び読出し速度
がどのような条件であっても、その条件の下で常に最速
となるような後続命令の実行指示を与えることができる
ベクトル処理装置及びベクトル処理方法を提供すること
である。

発明の構成 本発明によれば、ベクトルレジスタと、パイプライン
処理をなす演算器とを含み、実行すべき前記ベクトルレ
ジスタ及び前記演算器の状態を管理しつつ命令の実行指
示をなすよう構成されたベクトル処理装置であって、実
行中の命令の実行結果のベクトルレジスタへの格納速度
（ｎクロック/1要素）を保持する格納速度保持手段と、
前記実行中の命令に続く後続命令により指示されたオペ
ランドを与えるベクトルレジスタからの読出し速度（ｋ
クロック/1要素）を保持する読出し速度保持手段と、前
記パイプラインの段数相当クロック（Ｐ）を保持するパ
イプライン段数クロック保持手段と、前記オペランドの
ベクトル長（ＶL）を保持するベクトル長保持手段と、
前記格納速度、読出し速度、パイプライン段数相当クロ
ック、ベクトル長を参照して、先行する前記実行中の命
令の演算指示タイミングから、Ｐ＋（ｎ−ｋ）×ＶLな
る時間後に前記後続命令の実行指示を許可するタイミン
グを生成する手段とを有することを特徴とするベクトル
処理装置が得られる。

また本発明によれば、ベクトルレジスタと、パイプラ
イン処理をなす演算器とを含み、実行すべき前記ベクト
ルレジスタ及び前記演算器の状態を管理しつつ命令指示
をなすよう構成されたベクトル処理方法であって、実行
中の命令の実行結果のベクトルレジスタへの格納速度
（ｎクロック/1要素）を保持するステップと、前記実行
中の命令に続く後続命令により指示されたオペランドを
与えるベクトルレジスタからの読出し速度（ｋクロック
/1要素、但しｋは２以上の整数）を保持するステップ
と、前記格納速度、読出し速度、パイプライン段数相当
クロック（Ｐ）、ベクトル長（ＶL）を参照して、先行
する前記実行中の命令の演算指示タイミングから、Ｐ＋
（ｎ−ｋ）×ＶLなる時間後に前記後続命令の実行指示
を許可するタイミングを生成するステップとを含むこと
を特徴とするベクトル処理方法が得られる。

実施例 次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の実施例のシステム構成図であり、本
装置は、第１図に示すように、命令処理部１と命令制御
部２とからなる。命令処理部１はベクトルレジスタR0〜
R7と、演算器10〜13とクロスバスイッチ14とから構成さ
れている。演算器10〜13は、例えば、夫々加算器、乗算
器、論理演算器、除算器であり、これらのパイプライン
段数は固有である。

また、ここでは、演算器10,11は毎クロック１要素ず
つベクトルレジスタR0〜R3の要素を読出し、パイプライ
ン段数クロック後に命令で指定されたベクトルレジスタ
に毎クロック結果を格納するものとする。演算器12は毎
２クロック１要素ずつベクトルレジスタR4,R5の要素を
読出し、パイプライン段数クロック後に命令で指定され
たベクトルレジスタに毎２クロック１要素ずつ結果を格
納するものとする。演算器13は毎４クロック１要素ずつ
ベクトルレジスタR6,R7の要素を読出し、パイプライン
段数クロック後に命令で指定されたベクトルレジスタに
毎４クロック１要素ずつ結果を格納するものと仮定す
る。

命令解読指示部２は命令レジスタ20と、デコーダ回路
21と、格納速度判別回路22と、タイミング生成回路23
と、命令実行指示チェック回路24、読出し速度判別回路
25と、チェックタイミング決定回路26と、格納速度レジ
スタ27とからなる。

命令レジスタ20に命令をセットし、デコーダ回路21に
より命令をデコードし、命令実行に必要な使用ベクトル
レジスタ要求情報を得る。格納速度判別回路22では、命
令レジスタ20で指定したベクトルレジスタへの演算結果
の格納が毎何クロック１要素の速度であるかを検出し、
命令で演算結果の格納のために指定するベクトルレジス
タに対応する格納速度レジスタ27に格納速度を、命令の
実行指示時から実行終了まで保持する。

読出し速度判別回路25では、命令レジスタ20の命令か
らベクトルレジスタの読出しが毎何クロック１要素であ
るかを検出する。

タイミング生成回路23は格納速度レジスタ27の出力と
命令実行指示タイミングとから、書込み中のベクトルレ
ジスタの読出し許可タイミングを複数個生成する。

チェックタイミング決定回路26では、読出し速度判別
回路25の出力と格納速度レジスタ27の出力とから、タイ
ミング生成回路23の出力のうちでどのタイミングをチェ
ックするのが最適かを決定し、その結果を出力する。

命令実行指示チェック回路24では、命令レジスタ20に
セットされている命令の使用すべきベクトルレジスタの
指定の情報と、どのベクトルレジスタが読出し中あるい
は書込み中であるかという情報とに加えて、タイミング
生成回路23の複数個の出力と、その中でどのタイミング
をチェックすればよいかを決定するチェックタイミング
決定回路26の出力とから命令実行指示を生成する。

ここで、本発明の実施例の詳細を説明する。第４図で
は、ベクトルレジスタR0,R1の加算結果をR2に格納する
場合の制御フラッグを示している。まず、R0,R1の読出
し中を示し、後続演算でR0,R1の読出しを制限するため
のリード中フラッグは命令実行指示から読出し終了まで
点燈する。また、R2の読出し中を示し、後続演算でのR2
の書込みを制限するためのR2ライト中フラッグは、命令
実行指示から書込み終了まで点燈する。

さらに、R2の書込んだ結果を後続演算で読出す場合、
R2の書込みが開始するまで後続演算の命令実行指示を持
たせるためのR2ライト待ちフラッグは、命令実行指示か
ら演算、すなわち加算のパイプライン段数相当クロック
の時間点燈する。

これにより、実行すべき命令での使用を指定したベク
トルレジスタに対応するベクトルレジスタのビジー状態
の解除を制御フラッグのリセットにより検出し、第５図
で示すようにR0,R1の加算結果をR2に格納し、このR2とR
3の乗算結果をR4に格納する場合、R2とR3の乗算命令の
実行指示はR2ライト待ちフラッグが消燈するまで待つ。

ここで、同様に例えば、R6,R7の除算結果をR0に格納
し、後続命令として、その結果のR0及びR1の加算結果を
R2に格納する場合を考えると、除算の結果の格納速度は
毎４クロック１要素であるため、演算器のパイプライン
段数をＰ、ベクトル長ＶL、書込み速度ｎ＝４とする
と、第６図に示すようにR0ライト待ちフラッグ命令実行
指示時から、 Ｐ＋（ｎ−１）×ＶL＝Ｐ＋3VL（クロック）だけ点燈
させ、このフラッグのリセットをチェックして後続の命
令の実行指示を与える。書込み速度が毎ｎクロック１要
素の先行演算のベクトルレジスタへの最後のベクトル要
素の格納を読出し速度が毎１クロック１要素の後続演算
の最後のベクトル要素の読出しが追越さない範囲で最速
な命令実行指示を与えることが可能になっている。

さらに、R6,R7の除算結果をR4に格納し、後続命令と
して、その結果のR4及びR5の論理演算結果をR2に格納す
る場合を考える。このとき、除算の結果の格納速度は毎
４クロック１要素であり、加算の読出し速度は毎２クロ
ック１要素であるため、第７図に示すように、R4ライト
待ちフラッグを除算命令実行指示時から Ｐ＋（ｎ−１）×ＶL＝Ｐ＋3VL（クロック）だけ点燈
させ、このフラッグのリセットをチェックして、後続の
命令の実行指示を与えたとすると、先行演算のベクトル
レジスタへの最後のベクトル要素の格納より、後続演算
の最後のベクトル要素の読出しが遅れることになる。

以上のように、先行命令の結果の格納速度が同じで
も、後続命令の読出し速度が毎１クロック１要素の命令
の場合は、後続命令の実行指示を最速で与えることがで
きるが、毎ｋクロック１要素（ｋ≧2,整数）の場合、後
続命令の実行指示を最速で与えられない。そこで、これ
を改善するための機能をも有する命令制御部の実施例の
ブロックを第８図に示す。

命令レジスタ20に命令をセットし、ベクトル長レジス
タ30には命令に対応するベクトル長を、パイプライン段
数レジスタ28には命令に対応する演算器のパイプライン
段数を夫々保持する。デコード回路21により、実行しよ
うとする命令の使用ベクトルレジスタの要求情報をデコ
ードする。

また、この命令のベクトルレジスタからの読出し速度
（k:毎ｋクロック１要素）を命令レジスタ20から検出す
るための読出し速度判別回路25及び命令のベクトルレジ
スタへの格納（n:毎ｎクロック１要素）を命令レジスタ
20から検出するための格納速度判別回路22を設ける。

ベクトルレジスタの読出し中を示すリード中フラッグ
（RBと略す）36及び書込み中を示すライト中フラッグ
（WBと略す）37を各ベクトルレジスタ毎に設け、夫々命
令により読出しあるいは書込みのために指定されたベク
トルレジスタに対応したフラッグが命令の実行指示時に
セットされ、夫々読出し終了あるいは書込み終了で対応
するRBあるいはWBがリセットされる。

さらに、ライト待ちフラッグ38−０〜38−Ｎ−１は、
WW0,WW1,WW2,…,WWN−１とＮ種に拡張し、それぞれがさ
らにベクトルレジスタの本数だけ存在する。Ｎは命令処
理部11に用意された演算器の中で一番遅い格納速度で決
まり、ここでは除算器がこれに該当し、Ｎ＝４となる。
すなわち、４種のライト待ちフラッグが各ベクトルレジ
スタの本数分ずつ存在する。

各ライト待ちフラッグの長さは演算器のパイプライン
段数をＰ、ベクトル長をＶLとすると、 WW0は命令実行指示から Ｐ＋０×ＶL＝Ｐ（クロック） WW1は命令実行指示から Ｐ＋１×ＶL＝Ｐ＋ＶL（クロック） WW2は命令実行指示から Ｐ＋２×ＶL（クロック） WW3は命令実行指示から Ｐ＋３×ＶL（クロック） とする。

以上のフラッグから、書込み中のベクトルレジスタを
読出してよいタイミングは、後続の命令のベクトルレジ
スタの読出し速度が、 毎１クロック１要素のときWW3,毎２クロック１要素の
ときWW2,毎３クロック１要素のときWW1,毎４クロック１
要素のときWW0を夫々チェックするように、チェックフ
ラッグ決定回路35から指示される。

一般に、毎ｎクロック１要素（n:N≧ｎ≧2,整数）の
書込中のベクトルレジスタを毎ｋクロック１要素で読出
す場合、WWn−ｋをチェックすればよい。例えば、毎４
クロック１要素の書込み中のベクトルレジスタを毎１ク
ロック１要素で読出す場合、ｎ−ｋ＝４−１＝３とな
り、WW3をチェックする。

あるいは、毎４クロック１要素の書込み中のベクトル
レジスタを毎２クロック１要素で読出す場合、ｎ−ｋ＝
４−２＝２となりWW2をチェックする。あるいは、毎２
クロック１要素の書込み中のベクトルレジスタを毎２ク
ロック１要素で読出す場合、ｎ−ｋ＝２−２＝０とな
り、WW0をチェックする。ただし、毎２クロック１要素
の書込み中のベクトルレジスタを毎４クロック１要素で
読出す場合、ｎ−ｋ＝２−４＝−２＜０となってしまう
が、ｋ＞ｎの場合は、WW0をチェックすることにする。

チェックフラッグ決定回路35は読出し速度判定回路25
の出力ｋと、先行命令の実行命令指示時にこの命令で指
定された結果格納ベクトルレジスタに対応して格納速度
をセットした格納速度レジスタ27の出力ｎとを参照し
て、WW0〜WWN−１のどのフラッグをチェックするかを決
定し、命令実行指示チェック回路124に結果を出力す
る。

次に、各ライト待ちフラッグのリセットのタイミング
生成方法について示す。まず、ライト待ちフラッグWW0
〜WWN−１は全て命令実行指示時に、この命令で結果の
格納を指定したベクトルレジスタに対応するビットをセ
ットする。命令実行指示により、ベクトルレジスタに対
応して存在するパイプライン段数カウンタ29のうち、命
令で結果の格納を指定したベクトルレジスタに対応する
カウンタに初期値としてセットし、同時にカウントダウ
ンを開始し、クロック毎にカウントダウンをくりかえ
す。パイプライン段数カウンタ29には、夫々カウンタ値
のデコード回路39があり、カウンタ値「１」のとき、各
ベクトルレジスタに対応したライト待ちフラッグリセッ
トカウンタ33にカウント開始を通知すると同時に、ベク
トルレジスタに対応したWW0をリセットする。さらに、
カウンタ値が「０」のとき、このベクトルレジスタに対
応するパイプライン段数カウンタ29を停止させる。この
ようにして、命令実行指示からＰ（クロック）だけ演算
結果格納中のベクトルレジスタに対応したWW0を点燈さ
せる。

ライト待ちフラッグリセットカウンタ33はベクトルレ
ジスタ毎に存在し、命令実行指示により、演算結果格納
のために命令で指定されたベクトルレジスタに対応した
ライト待ちフラッグリセットカウンタ33に、ベクトル長
レジスタ30の値ＶLをセットし、対応するパイプライン
段数カウンタ29の値が「１」のときにカウントダウンを
開始し、毎クロック、カウントダウンをくり返す。

ライト待ちフラッグリセットカウンタ33の値が「１」
となると、ライト待ちフラッグ選択カウンタ34がインク
リメイントされ、自らのカウンタにも実行中命令ベクト
ル長レジスタ32に保持されている、実行中の命令のベク
トル長を新たにセットする。セレクタ31はライト待ちフ
ラッグリセットカウンタ33にセットすべきデータを供給
するため、命令実行指示時はベクトル長レジスタ30の値
を選択し、ライト待ちフラッグリセットカウンタ33の値
が「１」となったときは、実行中命令ベクトル長レジス
タ32の値を選択する。

実行中命令ベクトル長レジスタ32は命令実行指示時に
命令で指定された結果格納ベクトルレジスタに対応して
ベクトル長をセットする。これは、結果格納中のベクト
ルレジスタのベクトル長を記憶しておいて、ライト待ち
フラグリセットカウンタ33がカウントしつくした時に、
初期値を供給する役目を果す。

ライト待ちフラッグ選択カウンタ34はベクトルレジス
タ対応に存在し、ベクトルレジスタへの結果格納命令の
実行指示時に、該当するライト待ちフラッグ選択カウン
タ34は「０」に初期化され、ベクトルレジスタの対応す
るライト待ちフラッグリセットカウンタ33の値が「１」
になるたびにインクリメントする。つまり、ライト待ち
フラッグリセットカウンタ33が何回ベクトル長をカウン
トし終ったかがカウントされている。

マイナス１加算器40は各ベクトルレジスタ毎に対応し
ている格納速度レジスタ27の値に「−１」を加算し、
「ｎ−１」を命令で演算結果の格納を指定するベクトル
レジスタに対応して生成する。

一致検出回路41は、ベクトルレジスタ対応毎にマイナ
ス１加算器40で生成した「ｎ−１」とライト待ちフラッ
グ選択カウンタ34の値とを比較し、そのカウンタ値が
「ｎ−１」となったとき、そのベクトルレジスタに対応
した格納速度レジスタ27,ライト待ちフラッグ選択カウ
ンタ34,実行中命令ベクトル長レジスタ32,ライト待ちフ
ラッグリセットカウンタ33を全てリセットして初期化す
る。

以上からWW1〜WWn−１のリセットタイミングは、同じ
ベクトルレジスタに対応したライト待ちフラッグ選択カ
ウンタ34と、ライト待ちフラッグリセットカウンタ33と
の値の組合せで生成される。つまり、同じベクトルレジ
スタに対応したライト待ちフラッグ選択カウンタ34が
「０」，かつライト待ちフラッグリセットカウンタ33が
「１」のときWW1をリセット，ライト待ちフラッグ選択
カウンタ33が「１」のときWW2をリセット，ライト待ち
フラッグ選択カウンタ34が「２」，かつライト待ちフラ
ッグリセットカウンタ33が「１」のときWW3をリセット
する。

一般に、ライト待ちフラッグ選択カウンタ34が「ｎ−
２」，かつライト待ちフラッグリセットカウンタ33が
「１」のときWWn−１をリセットするようにする。

このようにして、命令実行指示から、演算結果格納中
のベクトルレジスタに対応したWW1をＰ＋ＶL（クロッ
ク）,WW2をＰ＋２×ＶL（クロック）,WW3をＰ＋３×ＶL
（クロック），同様に、WWN−１をＰ＋（Ｎ−１）×ＶL
（クロック）の時間だけ点燈させる。

ｎ＝４である除算命令では、WW0〜WW3まで存在し、こ
の場合の各フラッグの点燈例を第９図に示す。

ここで、例えば、R6,R7の除算結果をR4に格納し、後
続命令としてその結果のR4及びR5の論理演算を行ない、
結果をR2に格納する場合を考える。

命令レジスタ20にR6とR7の除算を行ないR4に格納する
命令を、ベクトル長ＶLをベクトル長レジスタ30に、パ
イプライン段数Ｐをパイプライン段数レジスタ28に夫々
セットする。デコーダ回路21により、R6,R7を読出しの
ために、R4を書込みのために夫々使用するという情報を
命令実行指示チェック回路24に与え、ビジー状態をチェ
ックしビジーでなければ、命令実行指示が出され、WW0
〜WW3のR4及びR6,R7のRB,R4のWBがセットされる。この
とき、格納速度レジスタ27のR4は格納速度判別回路22の
出力「４」をセットする。

パイプライン段数カウンタ29のR4には、パイプライン
段数レジスタ28の出力「Ｐ」がセットされ、１クロック
毎にカウントダウンを始め、Ｐクロック後WW0のR4がリ
セットされる。

ライト待ちフラッグリセットカウンタ33のR4にも命令
実行指示時にベクトル長レジスタ30の出力「ＶL」がセ
ットされているが、カウントダウンせずに保持されてお
り、パイプライン段数レジスタ28のR4のカウントダウン
が開始してからＰクロック後に１クロック毎のカウント
ダウンを開始する。

命令実行指示でライト待ちフラッグ選択カウンタ34の
R4は、リセットされ「０」となっているため、やがてラ
イト待ちフラッグリセットカウンタ33のR4の値が「１」
となり命令実行指示から「Ｐ＋ＶL」クロック後、WW1の
R4がリセッされる。その時、命令実行指示時のベクトル
長「ＶL」は、実行中命令ベクトルレジスタ32のR4に記
憶されているため、ライト待ちフラッグリセットカウン
タ33のR4には、新たに実行中命令ベクトル長レジッスタ
32のR4の値「ＶL」がセットされ、ライト待ちフラッグ
選択カウンタ34のR4がインクリメントして「１」とな
る。

再び、ライト待ちフラッグリセットカウンタ33のR4が
カウントダウンを開始し、WW1のR4のリセットから「Ｖ
L」クロック後、すなわち命令実行指示後「Ｐ＋２×Ｖ
L」クロック後にWW2のR4がリセットされる。同様に、さ
らに「ＶL」クロック後、すなわち命令実行指示後「Ｐ
＋３×ＶL」クロック後に、WW3のR4がリセットされる。

これと同時に、ライト待ちフラッグ選択カウンタ34の
R4の値は「３」となり、これと格納速度レジスタ27のR4
の出力「４」から得られるマイナス１加算器40のR4の出
力「３」とが一致するため、格納速度レジスタ27、ライ
ト待ちフラッグ選択カウンタ34、実行中命令ベクトル長
レジスタ32、ライト待ちフラッグリセットカウンタ33の
各R4は全てリセットされる。

具体的には、毎４クロック１要素で除算結果を書込ん
でいるベクトルレジスタR4及びR5を毎２クロック１要素
で読出し、論理演算を行ないベクトルレジスタR2に格納
する命令が命令レジスタ20にセットされる場合を考え
る。

デューダ回路21によりR4,R5を読出しに、R2を書込み
に夫々使用するという情報を、命令実行指示チェック回
路24に与え、また読出し速度判別回路25により、出力
「２」が得られる。この値と先行の除算の格納速度、す
なわち格納速度レジスタ27のR4の値から４−２＝２とな
り、チェックすべきフラッグは「WW2」であるとチェッ
クフラッグ決定回路35が決定する。この情報を命令実行
指示チェック回路24に与えてこの回路24でWW2のR2のリ
セットを検出し、R4とR5の論理演算の実行指示を命令処
理部に送出する。この様子を第10図に示す。

こうすることにより、第７図における時間Ｔは第10図
に示した様に存在しなくなって、全体として演算の高速
化が図れることになるのである。

発明の効果 以上述べた如く、本発明によれば、実行すべき命令の
レジスタ格納速度の他にレジスタ読出し速度をも考慮し
て、後続命令の実行指示タイミングを生成するようにし
ているので、最後要素の読出しがこの最後要素の書込み
を追越さない範囲で最速に命令実行指示を与えることが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の概略ブロック図、第２図
（Ａ）〜（Ｄ）は従来技術を夫々説明する動作タイミン
グ図、第３図（Ａ）は従来技術を説明する他の動作タイ
ミング図、第３図（Ｂ）は本発明により実現されるべき
動作タイミング図、第４図はベクトル演算命令の実行時
の制御フラッグを示す図、第５図及び第６図は本発明の
実施例の各動作を示すタイミング図、第７図は従来技術
による後続命令実行指示タイミングの例を示す図、第８
図は本発明の実施例による命令制御部の具体例回路図、
第９図及び第10図は本発明の実施例の各ケースにおける
動作タイミング図である。 主要部分の符号の説明 １……命令処理部 ２……命令制御部 10〜13……演算器 20……命令レジスタ 22……格納速度判別回路 23……読出速度判別回路 24……命令実行指示チェック回路 25……読出速度判別回路 26……チェックタイミング決定回路 27……格納速度レジスタ 28……パイプライン段数レジスタ 30……ベクトル長レジスタ 32……実行中命令ベクトル長レジスタ 34……ライト待ちフラッグ選択カウンタ 35……チェックフラッグ決定回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ベクトルレジスタと、パイプライン処理を
   なす演算器とを含み、実行すべき前記ベクトルレジスタ
   及び前記演算器の状態を管理しつつ命令指示をなすよう
   構成されたベクトル処理装置であって、実行中の命令の
   実行結果のベクトルレジスタへの格納速度（ｎクロック
   /1要素）を保持する格納速度保持手段と、前記実行中の
   命令に続く後続命令により指示されたオペランドを与え
   るベクトルレジスタからの読出し速度（ｋクロック/1要
   素、但しｋは２以上の整数）を保持する読出し速度保持
   手段と、前記パイプラインの段数相当クロック（Ｐ）を
   保持する段数クロック保持手段と、前記オペランドのベ
   クトル長（ＶL）を保持するベクトル長保持手段と、前
   記格納速度、読出し速度、パイプライン段数相当クロッ
   ク、ベクトル長を参照して、先行する前記実行中の命令
   の演算指示タイミングから、Ｐ＋（ｎ−ｋ）×ＶLなる
   時間後に前記後続命令の実行指示を許可するタイミング
   を生成する手段とを有することを特徴とするベクトル処
   理装置。
2. 【請求項２】前記タイミング生成手段は、複数の演算器
   の速度に夫々対応して設けられ前記後続命令の実行指示
   のタイミングを与えるためのライト待ちフラッグ手段を
   有し、前記後続命令の読出し速度（ｋクロック/1要素）
   と実行結果の格納速度（ｎクロック/1要素）とを用いて
   前記ライト待ちフラッグ手段のリセットを行ない、この
   リセットされたライト待ちフラッグ手段が示すタイミン
   グで前記後続命令を実行せしめるようにしたことを特徴
   とする請求項１記載のベクトル処理装置。
3. 【請求項３】ベクトルレジスタと、パイプライン処理を
   なす演算器とを含み、実行すべき前記ベクトルレジスタ
   及び前記演算器の状態を管理しつつ命令指示をなすよう
   構成されたベクトル処理方法であって、実行中の命令の
   実行結果のベクトルレジスタへの格納速度（ｎクロック
   /1要素）を保持するステップと、前記実行中の命令に続
   く後続命令により指示されたオペランドを与えるベクト
   ルレジスタからの読出し速度（ｋクロック/1要素、但し
   ｋは２以上の整数）を保持するステップと、前記格納速
   度、読出し速度、パイプライン段数相当クロック
   （Ｐ）、ベクトル長（ＶL）を参照して、先行する前記
   実行中の命令の演算指示タイミングから、Ｐ＋（ｎ−
   ｋ）×ＶLなる時間後に前記後続命令の実行指示を許可
   するタイミングを生成するステップとを含むことを特徴
   とするベクトル処理方法。