JPH07117955B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH07117955B2 JPH07117955B2 JP25352388A JP25352388A JPH07117955B2 JP H07117955 B2 JPH07117955 B2 JP H07117955B2 JP 25352388 A JP25352388 A JP 25352388A JP 25352388 A JP25352388 A JP 25352388A JP H07117955 B2 JPH07117955 B2 JP H07117955B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- flag
- vector register
- vector
- busy flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のベクトルレジスタおよびパイプライン
段数の異なる複数の演算器から構成される命令実行部
と、実行すべき命令の解読を行ない命令実行のための情
報を生成し、前記命令実行部のベクトルレジスタおよび
演算器等のリソースの状態を管理しながら命令の実行指
示を行なう命令制御部とを備えたベクトル処理装置に関
する。
段数の異なる複数の演算器から構成される命令実行部
と、実行すべき命令の解読を行ない命令実行のための情
報を生成し、前記命令実行部のベクトルレジスタおよび
演算器等のリソースの状態を管理しながら命令の実行指
示を行なう命令制御部とを備えたベクトル処理装置に関
する。
従来、この種のベクトル処理装置は、命令実行指示を命
令実行部に送出すると同時に命令のオペランドを与える
ベクトルレジスタが読出し中であることを示すフラッグ
（以降リードビジーフラッグと称す）、演算結果を指定
されたベクトルレジスタに格納中であることを示すフラ
ッグ（以降ライトビジーフラッグと称す）をセットし、
後続の命令実行指示送出前にこれらのフラッグをチェッ
クすることで命令実行部の状態をチェックし、ビジーで
なければ命令実行部に命令実行指示を送出し、ビジーで
あれば解除されるまで待ち、解除されたあと命令実行指
示を送出する。命令実行部の演算器は、加減算，乗算，
論理演算，シフト演算等の機能を各々持ち、パイプライ
ン構成でベクトルレジスタの１要素データを１クロック
毎に演算でき、演算機能によりパイプライン段数が異な
るのが一般的である。よってパイプライン段数の多い演
算器を使用する命令ほど、命令実行指示からのライトビ
ジー期間は長くなる。
令実行部に送出すると同時に命令のオペランドを与える
ベクトルレジスタが読出し中であることを示すフラッグ
（以降リードビジーフラッグと称す）、演算結果を指定
されたベクトルレジスタに格納中であることを示すフラ
ッグ（以降ライトビジーフラッグと称す）をセットし、
後続の命令実行指示送出前にこれらのフラッグをチェッ
クすることで命令実行部の状態をチェックし、ビジーで
なければ命令実行部に命令実行指示を送出し、ビジーで
あれば解除されるまで待ち、解除されたあと命令実行指
示を送出する。命令実行部の演算器は、加減算，乗算，
論理演算，シフト演算等の機能を各々持ち、パイプライ
ン構成でベクトルレジスタの１要素データを１クロック
毎に演算でき、演算機能によりパイプライン段数が異な
るのが一般的である。よってパイプライン段数の多い演
算器を使用する命令ほど、命令実行指示からのライトビ
ジー期間は長くなる。
特に、第３図に示すように、命令実行部で使用している
演算結果を格納しているベクトルレジスタの指令が命令
制御部でチェックしている命令で演算結果を格納すべき
ベクトルレジスタの指定と一致している場合、命令実行
部で演算結果を格納しているベクトルレジスタのライト
ビジーが解除されてから後続の命令の実行指示が命令指
示部に送出され、後続命令で使用している演算器のパイ
プライン段数相当クロック後に演算結果を指定されたベ
クトルレジスタに格納しはじめることにより、ベクトル
レジスタへの格納が中断し、空き時間が生じていた。し
たがって、第４図に示すように、種々の演算器の中でパ
イプライン段数の最小のものを使用する命令が後続して
いる場合、ライトビジーフラッグより最小パイプライン
段数相当クロック分だけ短いフラッグ（以下ショートラ
イトビジーフラッグと称す）を、各命令の実行指示から
セットし、このフラッグのリセットをチェックし、後続
命令の実行指示を命令実行部へ送出するなら、演算結果
の格納は中断しなくてすむように制御できる。しかし、
第５図に示すように、それ以上のパイプライン段数をも
つ演算器を使用する命令が後続する場合、ショウートラ
イトビジーフラッグのリセットをチェックして命令実行
指示を命令実行部へ送出すると、演算結果の格納は中断
され空き時間が生ずる。
演算結果を格納しているベクトルレジスタの指令が命令
制御部でチェックしている命令で演算結果を格納すべき
ベクトルレジスタの指定と一致している場合、命令実行
部で演算結果を格納しているベクトルレジスタのライト
ビジーが解除されてから後続の命令の実行指示が命令指
示部に送出され、後続命令で使用している演算器のパイ
プライン段数相当クロック後に演算結果を指定されたベ
クトルレジスタに格納しはじめることにより、ベクトル
レジスタへの格納が中断し、空き時間が生じていた。し
たがって、第４図に示すように、種々の演算器の中でパ
イプライン段数の最小のものを使用する命令が後続して
いる場合、ライトビジーフラッグより最小パイプライン
段数相当クロック分だけ短いフラッグ（以下ショートラ
イトビジーフラッグと称す）を、各命令の実行指示から
セットし、このフラッグのリセットをチェックし、後続
命令の実行指示を命令実行部へ送出するなら、演算結果
の格納は中断しなくてすむように制御できる。しかし、
第５図に示すように、それ以上のパイプライン段数をも
つ演算器を使用する命令が後続する場合、ショウートラ
イトビジーフラッグのリセットをチェックして命令実行
指示を命令実行部へ送出すると、演算結果の格納は中断
され空き時間が生ずる。
上述した従来のベクトル処理装置は、演算結果を格納す
るベクトルレジスタの指定が同一である連続した演算命
令を実行すると、後続する命令で使用すべき演算器のパ
イプライン段数が大きいものほど、先行演算の結果の格
納と後続演算の結果の格納との間に演算結果が得られな
い、より大きな空き時間が生じてしまい、全体として演
算時間が長くなってしまうという欠点がある。
るベクトルレジスタの指定が同一である連続した演算命
令を実行すると、後続する命令で使用すべき演算器のパ
イプライン段数が大きいものほど、先行演算の結果の格
納と後続演算の結果の格納との間に演算結果が得られな
い、より大きな空き時間が生じてしまい、全体として演
算時間が長くなってしまうという欠点がある。
本発明のベクトル処理装置は、 複数のベクトルレジスタおよびパイプライン段数の異な
る複数の演算器から構成される命令実行部と、命令のオ
ペランドを与えるベクトルレジスタが読出し中であるこ
とを示すリードビジーフラッグおよび演算結果を指定さ
れたベクトルレジスタに格納中であることを示すライト
ビジーフラッグを含み、実行すべき命令の解読を行ない
命令実行のための情報を生成し、前記命令実行部のベク
トルレジスタおよび演算器等のリソースの状態を前記リ
ードビジーフラッグとライトビジーフラッグで管理しな
がら命令の実行指示を行なう命令制御部とを備えたベク
トル処理装置において、 前記複数のベクトルレジスタ毎に前記複数の演算器対応
に設けられ、演算結果を指定されたベクトルレジスタに
格納中であることを示し、当該演算器のパイプライン段
数相当クロックだけ前記ライトビジーフラッグより早い
タイミングでリセットされる複数のショートライトビジ
ーフラッグと、 前記命令制御部において解読中の命令で使用すべき演算
器により前記ショートライトビジーフラッグを選択する
セレクタと、 選択されたショートライトビジーフラッグをチェックす
るチェック回路と、 チェック対象である演算命令によって演算結果格納のた
めに指定されているベクトルレジスタと前記命令実行部
で演算結果格納のために使用中のベクトルレジスタとが
一致している場合には、前記ショートライトビジーフラ
ッグがリセットされた時点で前記チェック対象の演算命
令によって指定されているベクトルレジスタのビジーが
解除されたと判断する命令実行指示手段とを有する。
る複数の演算器から構成される命令実行部と、命令のオ
ペランドを与えるベクトルレジスタが読出し中であるこ
とを示すリードビジーフラッグおよび演算結果を指定さ
れたベクトルレジスタに格納中であることを示すライト
ビジーフラッグを含み、実行すべき命令の解読を行ない
命令実行のための情報を生成し、前記命令実行部のベク
トルレジスタおよび演算器等のリソースの状態を前記リ
ードビジーフラッグとライトビジーフラッグで管理しな
がら命令の実行指示を行なう命令制御部とを備えたベク
トル処理装置において、 前記複数のベクトルレジスタ毎に前記複数の演算器対応
に設けられ、演算結果を指定されたベクトルレジスタに
格納中であることを示し、当該演算器のパイプライン段
数相当クロックだけ前記ライトビジーフラッグより早い
タイミングでリセットされる複数のショートライトビジ
ーフラッグと、 前記命令制御部において解読中の命令で使用すべき演算
器により前記ショートライトビジーフラッグを選択する
セレクタと、 選択されたショートライトビジーフラッグをチェックす
るチェック回路と、 チェック対象である演算命令によって演算結果格納のた
めに指定されているベクトルレジスタと前記命令実行部
で演算結果格納のために使用中のベクトルレジスタとが
一致している場合には、前記ショートライトビジーフラ
ッグがリセットされた時点で前記チェック対象の演算命
令によって指定されているベクトルレジスタのビジーが
解除されたと判断する命令実行指示手段とを有する。
したがって、命令実行部で実行中の命令の演算結果を格
納中であるベクトルレジスタの指定と命令制御部で解読
中の命令の演算結果を格納すべきベクトルレジスタの指
定が一致し、命令実行部で実行中の命令で使用している
演算器のパイプライン段数よりも命令制御部で解読中の
命令で使用すべき演算器のパイプライン段数の方が大き
い場合でも命令実行部で実行中の命令の演算結果の格納
と後続する命令制御部で解読中の命令の演算結果の格納
とを連続して行なえる。
納中であるベクトルレジスタの指定と命令制御部で解読
中の命令の演算結果を格納すべきベクトルレジスタの指
定が一致し、命令実行部で実行中の命令で使用している
演算器のパイプライン段数よりも命令制御部で解読中の
命令で使用すべき演算器のパイプライン段数の方が大き
い場合でも命令実行部で実行中の命令の演算結果の格納
と後続する命令制御部で解読中の命令の演算結果の格納
とを連続して行なえる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のベクトル処理装置の一実施例のブロッ
ク図、第２図は加算命令実行時のフラッグの説明図、第
３図は後続命令の命令実行指示送出チェック時に、先行
命令のライトビジーフラッグ31を参照した場合の図、第
４図は後続命令が論理演算器使用命令で、命令実行指示
送出チェック時にショートライトビジーＬフラッグ32を
チェックした場合の図、第５図は後続命令が乗算器使用
命令で命令実行指示送出チェック時にショートライトビ
ジーＬフラッグ32をチェックした場合の図、第６図は加
算命令実行時のすべてのフラッグの説明図、第７図は後
続命令が乗算器使用命令で命令実行指示送出チッェク時
にショートビジーＭフラッグ34をチェックした場合の図
である。
ク図、第２図は加算命令実行時のフラッグの説明図、第
３図は後続命令の命令実行指示送出チェック時に、先行
命令のライトビジーフラッグ31を参照した場合の図、第
４図は後続命令が論理演算器使用命令で、命令実行指示
送出チェック時にショートライトビジーＬフラッグ32を
チェックした場合の図、第５図は後続命令が乗算器使用
命令で命令実行指示送出チェック時にショートライトビ
ジーＬフラッグ32をチェックした場合の図、第６図は加
算命令実行時のすべてのフラッグの説明図、第７図は後
続命令が乗算器使用命令で命令実行指示送出チッェク時
にショートビジーＭフラッグ34をチェックした場合の図
である。
本実施例は命令実行部１と命令制御部２とからなる。命
令実行部１は、複数個のエントリを有するベクトルレジ
スタR0〜R7と、クロスバスイッチ10と、加算器11と、論
理演算器12と、乗算器13と、演算器14とから構成されて
いる。加算器11,論理演算器12,乗算器13,演算器14のパ
イプライン段数は、演算器により固有であり、ここでは
乗算器13,加算器11,論理演算器12の順にパイプライン段
数が大きいと仮定する。演算器14は演算命令実行指示直
後に、指定されたベクトルレジスタへの格納を開始する
と仮定する。命令制御部２は、命令レジスタ20と、デコ
ード回路21と、リードビジーフラッグ30と、ライトビジ
ーフラッグ31と、ショートライトビジーＬフラッグ32
と、ショートライトビジーＡフラッグ33と、ショートラ
イトビジーＭフラッグ34と、セレクタ回路25と、リード
ビジーチェック回路22と、ライトビジーチェック回路23
と、命令実行指示回路24とから構成されている。リード
ビジーフラッグ30は、実行している命令のオペランドを
与えるベクトルレジスタの読出し中であることを示し、
読出しが終了するとリセットされる。ライトビジーフラ
ッグ31は、演算結果を指定されたベクトルレジスタに格
納中であることを示し、指定されたベクトルレジスタへ
の格納が終了するとリセットされる。ショートライトビ
ジーＬフラッグ32は、第２図に示すように、ライトビジ
ーフラッグ31より各種演算器の中で最もパイプライン段
数の短い論理演算器12のパイプライン段数相当クロック
だけ早いタイミングでリセットされる。ショートライト
ビジーＡフラッグ33は、ライトビジーフラッグ31より加
算器11のパイプライン段数相当クロックだけ早いタイミ
ングでリセットされる。ショートライトビジーＭフラッ
グ34は、ライトビジーフラッグ31より乗算器13のパイプ
ライン段数相当クロックだけ早いタイミングでリセット
される。
令実行部１は、複数個のエントリを有するベクトルレジ
スタR0〜R7と、クロスバスイッチ10と、加算器11と、論
理演算器12と、乗算器13と、演算器14とから構成されて
いる。加算器11,論理演算器12,乗算器13,演算器14のパ
イプライン段数は、演算器により固有であり、ここでは
乗算器13,加算器11,論理演算器12の順にパイプライン段
数が大きいと仮定する。演算器14は演算命令実行指示直
後に、指定されたベクトルレジスタへの格納を開始する
と仮定する。命令制御部２は、命令レジスタ20と、デコ
ード回路21と、リードビジーフラッグ30と、ライトビジ
ーフラッグ31と、ショートライトビジーＬフラッグ32
と、ショートライトビジーＡフラッグ33と、ショートラ
イトビジーＭフラッグ34と、セレクタ回路25と、リード
ビジーチェック回路22と、ライトビジーチェック回路23
と、命令実行指示回路24とから構成されている。リード
ビジーフラッグ30は、実行している命令のオペランドを
与えるベクトルレジスタの読出し中であることを示し、
読出しが終了するとリセットされる。ライトビジーフラ
ッグ31は、演算結果を指定されたベクトルレジスタに格
納中であることを示し、指定されたベクトルレジスタへ
の格納が終了するとリセットされる。ショートライトビ
ジーＬフラッグ32は、第２図に示すように、ライトビジ
ーフラッグ31より各種演算器の中で最もパイプライン段
数の短い論理演算器12のパイプライン段数相当クロック
だけ早いタイミングでリセットされる。ショートライト
ビジーＡフラッグ33は、ライトビジーフラッグ31より加
算器11のパイプライン段数相当クロックだけ早いタイミ
ングでリセットされる。ショートライトビジーＭフラッ
グ34は、ライトビジーフラッグ31より乗算器13のパイプ
ライン段数相当クロックだけ早いタイミングでリセット
される。
従来、命令制御部２で解読中の命令でオペランドを与え
るベクトルレジスタの指定と実行中の命令が読出し中で
あるベクトルレジスタの指定との一致をリードビジーフ
ラッグ30を用いてリードビジーチェック回路22で検出
し、同じく、解読中の命令で演算結果を格納すべきベク
トルレジスタの指定と実行中の命令で演算結果を格納中
であるベクトルレジスタの指定との一致をライトビジー
フラッグ31を用いてライトビジーチェック回路23で検出
し、これらの結果から命令実行指示回路24により、命令
実行部１へ命令実行指示を送出していた。このため、実
行中の命令の結果を格納中であるベクトルレジスタの指
定と命令制御部２で解読中の命令の演算結果を格納すべ
きベクトルレジスタの指定が一致したとき、第３図で示
すように、命令実行部１でベクトルレジスタR0，R1の加
算結果をベクトルレジスタR7へ格納中であり、後続命令
がベクトルレジスタR2，R3の論理演算結果をベクトルレ
ジスタR7に格納する命令である場合、ベクトルレジスタ
R7のライトビジーフラッグ31がリセットされた時点で後
続の論理演算命令の実行指示を命令実行部１へ送出でき
る。よってベクトルレジスタR7への演算結果の格納は連
続して行なえず空き時間を生ずる。さらに、ライトビジ
ーチェック回路23でチェックするフラッグをライトビジ
ーフラッグ31を用いず、ショートライトビジーＬフラッ
グ32を用いた場合、第４図で示すように、第３図と同じ
演算を行なえば、ベクトルレジスタR7への演算結果の格
納は連続して行なえる。
るベクトルレジスタの指定と実行中の命令が読出し中で
あるベクトルレジスタの指定との一致をリードビジーフ
ラッグ30を用いてリードビジーチェック回路22で検出
し、同じく、解読中の命令で演算結果を格納すべきベク
トルレジスタの指定と実行中の命令で演算結果を格納中
であるベクトルレジスタの指定との一致をライトビジー
フラッグ31を用いてライトビジーチェック回路23で検出
し、これらの結果から命令実行指示回路24により、命令
実行部１へ命令実行指示を送出していた。このため、実
行中の命令の結果を格納中であるベクトルレジスタの指
定と命令制御部２で解読中の命令の演算結果を格納すべ
きベクトルレジスタの指定が一致したとき、第３図で示
すように、命令実行部１でベクトルレジスタR0，R1の加
算結果をベクトルレジスタR7へ格納中であり、後続命令
がベクトルレジスタR2，R3の論理演算結果をベクトルレ
ジスタR7に格納する命令である場合、ベクトルレジスタ
R7のライトビジーフラッグ31がリセットされた時点で後
続の論理演算命令の実行指示を命令実行部１へ送出でき
る。よってベクトルレジスタR7への演算結果の格納は連
続して行なえず空き時間を生ずる。さらに、ライトビジ
ーチェック回路23でチェックするフラッグをライトビジ
ーフラッグ31を用いず、ショートライトビジーＬフラッ
グ32を用いた場合、第４図で示すように、第３図と同じ
演算を行なえば、ベクトルレジスタR7への演算結果の格
納は連続して行なえる。
とろこが、第５図で示すように、命令実行部１でベクト
ルレジスタR0，R1の加算結果をベクトルレジスタR7へ格
納中であり、後続命令が、ベクトルレジスタR4，R5の乗
算結果をベクトルレジスタR7に格納する命令である場
合、ライトビジーチェック回路23でチェックするフラッ
グをショートタイトビジーＬフラッグ32とすると、乗算
器13のパイプライン段数の方が論理演算器12のパイプラ
イン段数より大きいため、ベクトルレジスタR7への演算
結果の格納は連続せず、再び空き時間を生ずる。
ルレジスタR0，R1の加算結果をベクトルレジスタR7へ格
納中であり、後続命令が、ベクトルレジスタR4，R5の乗
算結果をベクトルレジスタR7に格納する命令である場
合、ライトビジーチェック回路23でチェックするフラッ
グをショートタイトビジーＬフラッグ32とすると、乗算
器13のパイプライン段数の方が論理演算器12のパイプラ
イン段数より大きいため、ベクトルレジスタR7への演算
結果の格納は連続せず、再び空き時間を生ずる。
以上の問題点を解決するために、第６図に示すように、
命令実行指示送出時に、加えてショートライトビジーＡ
フラッグ33,ショートライトビジーＭフラッグ34をセッ
トし、それぞれライトビジーフラッグ31より各演算器の
パイプライン段数相当クロックだけ早くリセットするよ
うにし、これを各ベクトルレジスタ毎に設定する。
命令実行指示送出時に、加えてショートライトビジーＡ
フラッグ33,ショートライトビジーＭフラッグ34をセッ
トし、それぞれライトビジーフラッグ31より各演算器の
パイプライン段数相当クロックだけ早くリセットするよ
うにし、これを各ベクトルレジスタ毎に設定する。
第１図に示すように、命令制御部２において解読中の命
令で使用すべき演算器のパイプライン段数により、これ
らフラッグをセレクタ回路25で選択し、選択されたフラ
ッグをライトビジーチェック回路23でチェックし、その
結果を命令実行指示回路24に送り、命令実行指示を命令
実行部１に送出する。すなわち、命令制御部２で解読中
の命令で使用すべき演算器が加算器11である場合はショ
ートライトビジーＡフラッグ33を、論理演算器12である
場合はショートライトビジーＬフラッグ32を、乗算器13
である場合はショートライトビジーＭフラッグ34を、命
令実行指示直後に指定されたベクトルレジスタへの格納
を開始するような演算器14の場合はライトビジーフラッ
グ31をそれぞれ選択する。
令で使用すべき演算器のパイプライン段数により、これ
らフラッグをセレクタ回路25で選択し、選択されたフラ
ッグをライトビジーチェック回路23でチェックし、その
結果を命令実行指示回路24に送り、命令実行指示を命令
実行部１に送出する。すなわち、命令制御部２で解読中
の命令で使用すべき演算器が加算器11である場合はショ
ートライトビジーＡフラッグ33を、論理演算器12である
場合はショートライトビジーＬフラッグ32を、乗算器13
である場合はショートライトビジーＭフラッグ34を、命
令実行指示直後に指定されたベクトルレジスタへの格納
を開始するような演算器14の場合はライトビジーフラッ
グ31をそれぞれ選択する。
例えば、第７図に示すようなベクトルレジスタR0，R1の
加算結果をベクトルレジスタR7へ格納中であり、後続命
令がベクトルレジスタR4，R5の乗算結果をベクトルレジ
スタR7に格納する命令である場合、乗算器13のパイプラ
イン段数からショートライトビジーＭフラッグ34が選択
されライトビジーチェック回路23で該フラッグがチェッ
クされ、命令実行指示回路24から命令実行部１へ命令実
行指示が送出され、結果としてベクトルレジスタR7への
演算結果の格納は連続して行なわれる。
加算結果をベクトルレジスタR7へ格納中であり、後続命
令がベクトルレジスタR4，R5の乗算結果をベクトルレジ
スタR7に格納する命令である場合、乗算器13のパイプラ
イン段数からショートライトビジーＭフラッグ34が選択
されライトビジーチェック回路23で該フラッグがチェッ
クされ、命令実行指示回路24から命令実行部１へ命令実
行指示が送出され、結果としてベクトルレジスタR7への
演算結果の格納は連続して行なわれる。
以上説明したように本発明は、解読中の命令で使用すべ
き演算器のパイプライン段数により、演算器対応に各演
算器のパイプライン段数に応じたタイミングで制御され
るフラッグを選択して、チェックすることにより、同一
ベクトルレジスタへの演算結果格納の指定が連続した場
合も、演算結果を中断することなく格納でき、また、後
続する命令で使用すべき演算器のパイプライン段数が先
行する命令で使用している演算器のパイプライン段数に
比べて大きいときも、演算結果の格納が中断することな
く行なわれ、よって同一ベクトルレジスタへ演算結果格
納の指定が連続した場合、全体として演算時間を短縮で
きる効果がある。
き演算器のパイプライン段数により、演算器対応に各演
算器のパイプライン段数に応じたタイミングで制御され
るフラッグを選択して、チェックすることにより、同一
ベクトルレジスタへの演算結果格納の指定が連続した場
合も、演算結果を中断することなく格納でき、また、後
続する命令で使用すべき演算器のパイプライン段数が先
行する命令で使用している演算器のパイプライン段数に
比べて大きいときも、演算結果の格納が中断することな
く行なわれ、よって同一ベクトルレジスタへ演算結果格
納の指定が連続した場合、全体として演算時間を短縮で
きる効果がある。
第１図は本発明のベクトル処理装置の一実施例のブロッ
ク図、第２図は加算命令実行時のフラッグの説明図、第
３図は後続命令の命令実行指示送出チェック時に、先行
命令のライトビジーフラッグ31を参照した場合の図、第
４図は後続命令が論理演算器使用命令で、命令実行指示
送出チェック時にショートライトビジーＬフラッグ32を
チェックした場合の図、第５図は後続命令が乗算器使用
命令で命令実行指示送出チェック時にショートライトビ
ジーＬフラッグ32をチェックした場合の図、第６図は加
算命令実行時のすべてのフラッグの説明の図、第７図は
後続命令が乗算器使用命令で命令実行指示送出チェック
時にショートビジーＭフラッグ34をチェックした場合の
図である。 １……命令実行部 ２……命令制御部 R0〜R7……ベクトルレジスタ 10……クロスバスイッチ 11……加算器 12……論理演算器 13……乗算器 14……演算器 20……命令レジスタ 21……デコード回路 22……リードビジーチェック回路 23……ライトビジーチェック回路 24……命令実行指示回路 30……リードビジーフラッグ 31……ライトビジーフラッグ 32……ショートライトビジーＬフラッグ 33……ショートライトビジーＡフラッグ 34……ショートライトビジーＭフラッグ
ク図、第２図は加算命令実行時のフラッグの説明図、第
３図は後続命令の命令実行指示送出チェック時に、先行
命令のライトビジーフラッグ31を参照した場合の図、第
４図は後続命令が論理演算器使用命令で、命令実行指示
送出チェック時にショートライトビジーＬフラッグ32を
チェックした場合の図、第５図は後続命令が乗算器使用
命令で命令実行指示送出チェック時にショートライトビ
ジーＬフラッグ32をチェックした場合の図、第６図は加
算命令実行時のすべてのフラッグの説明の図、第７図は
後続命令が乗算器使用命令で命令実行指示送出チェック
時にショートビジーＭフラッグ34をチェックした場合の
図である。 １……命令実行部 ２……命令制御部 R0〜R7……ベクトルレジスタ 10……クロスバスイッチ 11……加算器 12……論理演算器 13……乗算器 14……演算器 20……命令レジスタ 21……デコード回路 22……リードビジーチェック回路 23……ライトビジーチェック回路 24……命令実行指示回路 30……リードビジーフラッグ 31……ライトビジーフラッグ 32……ショートライトビジーＬフラッグ 33……ショートライトビジーＡフラッグ 34……ショートライトビジーＭフラッグ
Claims (1)
- 【請求項１】複数のベクトルレジスタおよびパイプライ
ン段数の異なる複数の演算器から構成される命令実行部
と、命令のオペランドを与えるベクトルレジスタが読出
し中であることを示すリードビジーフラッグおよび演算
結果を指定されたベクトルレジスタに格納中であること
を示すライトビジーフラッグを含み、実行すべき命令の
解読を行ない命令実行のための情報を生成し、前記命令
実行部のベクトルレジスタおよび演算器等のリソースの
状態を前記リードビジーフラッグとライトビジーフラッ
グで管理しながら命令の実行指示を行なう命令制御部と
を備えたベクトル処理装置において、 前記複数のベクトルレジスタ毎に前記複数の演算器対応
に設けられ、演算結果を指定されたベクトルレジスタに
格納中であることを示し、当該演算器のパイプライン段
数相当クロックだけ前記ライトビジーフラッグより早い
タイミングでリセットされる複数のショートライトビジ
ーフラッグと、 前記命令制御部において解読中の命令で使用すべき演算
器により前記ショートライトビジーフラッグを選択する
セレクタと、 選択されたショートライトビジーフラッグをチェックす
るチェック回路と、 チェック対象である演算命令によって演算結果格納のた
めに指定されているベクトルレジスタと前記命令実行部
で演算結果格納のために使用中のベクトルレジスタとが
一致している場合には、前記ショートライトビジーフラ
ッグがリセットされた時点で前記チェック対象の演算命
令によって指定されているベクトルレジスタのビジーが
解除されたと判断する命令実行指示手段とを含むことを
特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25352388A JPH07117955B2 (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25352388A JPH07117955B2 (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100175A JPH02100175A (ja) | 1990-04-12 |
| JPH07117955B2 true JPH07117955B2 (ja) | 1995-12-18 |
Family
ID=17252553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25352388A Expired - Lifetime JPH07117955B2 (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117955B2 (ja) |
-
1988
- 1988-10-06 JP JP25352388A patent/JPH07117955B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02100175A (ja) | 1990-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001274B1 (ko) | 병렬처리용 데이터 처리 시스템 | |
| JP3984786B2 (ja) | 異なる待ち時間を伴う命令のスケジューリング | |
| US4187539A (en) | Pipelined data processing system with centralized microprogram control | |
| JP2004516548A5 (ja) | ||
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JPH0769821B2 (ja) | 情報処理装置におけるバイパスライン制御方式 | |
| JPS62115542A (ja) | 情報処理装置 | |
| JP3035828B2 (ja) | 情報処理装置 | |
| JPH07117955B2 (ja) | ベクトル処理装置 | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JPS6161416B2 (ja) | ||
| JP2503984B2 (ja) | 情報処理装置 | |
| JPH0793152A (ja) | マイクロプロセッサ制御装置 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JPH0222413B2 (ja) | ||
| JP2553728B2 (ja) | 演算装置 | |
| JP2544817B2 (ja) | ベクトル処理装置及びベクトル処理方法 | |
| JPH0690712B2 (ja) | ベクトル処理装置 | |
| JPH07505242A (ja) | メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除 | |
| JP3524240B2 (ja) | 並列命令処理装置 | |
| JPH04116769A (ja) | ベクトル処理装置 | |
| JPH01286034A (ja) | 情報処理装置 | |
| JPS60201442A (ja) | デ−タ処理装置 | |
| JPH02100173A (ja) | ベクトル処理装置 | |
| JP3068406B2 (ja) | ベクトル演算装置 |