JPH04116769A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル処理装置に関し、特に命令実行部と命
令制御部とを備えたベクトル処理装置に関する。

〔従来の技術〕

従来、この種のベクトル処理装置は、演算結果のベクト
ルへの格納が毎１クロック要素である場合については、
第２図（ａ）に示すように演算命令の実行指示後に、演
算のパイプライン段数相当のクロックが経過したことを
検出することにより、後続する演算結果格納レジスタを
参照する命令の実行指示を送出するタイミングを得るこ
とができた。

しかし、演算結果の格納が毎Ｎ（Ｎ２２．整数）クロッ
ク１要素の場合、毎１クロック１要素の格納の場合と同
様に、該演算命令の実行指示後該演算のパイプライン段
数相当クロックを経過したタイミングで、後続の該演算
結果格納レジスタを参照する命令の実行指示を送出する
と、ベクトルレジスタの読み出しが演算結果の格納より
早く行なわれてしまう可能性がある。たとえば、第２図
（ｂ）に示すように、ベクトルレジスタへの格納が毎２
クロックに１要素である命令の後続の該ベクトルレジス
タ参照命令のベクトルレジスタの読み出しが毎ｌクロッ
ク１要素である場合、先行の演算命令の最後のベクトル
要素の格納より、後続の演算命令の最後のベクトル要素
の読み出しが、時間Ｔだけ早く行なわれてしまう。

このため従来は、第２図（Ｃ）に示すように演算結果の
格納が毎Ｎクロック１要素の場合は、すべての要素の演
算結果の格納が終了するまで、後続している該演算結果
を参照する命令の実行指示の送出を許さなかった。

すなわち、第５図で示すように、仮にベクトルレジスタ
Ｒ４，Ｒ５であって、これに格納されている論理演算結
果をベクトルレジスタＲＯに格納し、このＲ８とＲ１に
格納されている値の演算結果（たとえばベクトルレジス
タ）Ｒ２に格納する場合、ベクトルレジスタＲ８のライ
ト待ちフラッグが、パイプライン段数相当のクロックの
時間点灯しただけでは、後続の加算命令の命令実行指示
が出されるのが早すぎ、ベクトルレジスタＲ８への書き
こみが終了する前に、ベクトルレジスタＲ，から読み出
しが行なわれるベクトル要素が存在する。このため、Ｒ
Ｏライト待ちフラッグをＲ，ライト終了まで消灯しない
でおくことが従来の方式では行なわれていた。

〔発明が解決しようとする課題〕

上述した従来のベクトル処理装置では、演算結果格納が
毎Ｎクロック１要素の命令により格納中のベクトルレジ
スタをこれより速い割合、たとえば毎１クロック１要素
で読み出すような命令の実行指示のタイミングは、第２
図（ｄ）で示すようにベクトルレジスタへの最後のベク
トル要素の格納に、後続演算の最後のベクトル要素の読
み出しを追い越さない範囲で最速になるように命令実行
指示を許可するタイミングを与えることができない。そ
のため、演算結果格納が毎Ｎクロック１要素の命令の後
続に該演算結果を参照する命令が続く場合、全体として
処理時間が長くかかってしまうという欠点があった。

〔課題を解決するための手段〕

本発明のベクトル処理装置は、複数のベクトルレジスタ
及び複数の演算器より構成される命令処理部と、実行す
べき命令の解読を行ない命令実行のための情報を生成し
、前記命令処理部のベクトルレジスタおよび演算器の状
態を管理しつつ、命令の実行指示分行なう命令制御部と
を備えたベクトル処理装置において、 実行すべき命令の実行結果のベクトルレジスタへの格納
速度を検出する格納速度判別手段と、該格納速度判別手
段の検出出力により実行すべき命令で指定した実行結果
の格納を行なうベクトルレジスタを、後続の命令で参照
する場合の該後続の命令の実行指示を許可するタイミン
グを生成するタイミング生成手段と、 実行すべき命令の使用ベクトルレジスタ要求情報と使用
中ベクトルレジスタ情報と前記タイミング生成手段より
命令実行指示の可否とをチェックする命令実行指示チェ
ック手段とを前記命令制御部に有して構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

本装置は第１図に示すように、命令処理部ｌと命令制御
部２とから構成される。

命令処理部１は、ベクトルレジスタＲｏ〜Ｒ５と、演算
器１０〜１２と、クロスバスイッチ１３とから構成され
ている。演算器１０〜１２は、例えばそれぞれ加算器１
乗算器、論理演算器であり、これらのパイプライン段数
は固有である。また、ここでは演算器１０．１１は、毎
クロックごとにベクトルレジスタＲ８−Ｒ１の要素を読
み出し、パイプライン段数クロック後に、指定されたベ
クトルレジスタに毎クロツク１要素ずつ結果を格納する
が、演算器１２は、２クロツクごとにベクトルレジスタ
Ｒ４，Ｒ６の要素を読み土し、パイプライン段数クロッ
ク後に指定されたベクトルレジスタに毎２クロック１要
素ずつの結果を格納すると仮定する。

命令解読指示部２は、命令レジスタ２ｏと、デコーダ回
路２１と、格納速度判別回路２２と、タイミング生成回
路２３と、命令実行指示チェック回路２４とから構成さ
れる。命令レジスタ２０に命令をセットし、デコーダ回
路１により、命令をデコードし、命令実行に必要な使用
ベクトルレジスタ要求情報を得る。格納速度判別回路２
２では、命令レジスタ２０の命令から、演算結果の格納
が、何りロック毎１要素であるか検出する。

命令実行指示チェック回路４では、命令レジスタ２０に
セットしている命令の使用すべきベクトルレジスタの指
定の情報のどのベクトルレジスタがリード中あるいはラ
イト中であるかという情報に加えて、ライト中のベクト
ルレジスタをリードしてもよいタイミングを与えるタイ
ミング生成回路２３の出力により、命令実行指示の命令
処理部１への送出タイミングを生成する６また、タイミ
ング生成回路２３は、格納速度判別回路２２の出力の何
クロック毎に１要素であるかという情報から、タイミン
グを生成する。

次に本発明の一実施例の作動について示す。

第３図では、ベクトルレジスタＲ６，Ｒ１に格納された
値の加算結果をベクトルレジスタＲ２に格納する場合の
制御フラグを示している。

まず、ベクトルレジスタＲ６，Ｒ＋の読み出し中を示し
、後続演算でのベクトルレジスタＲ６Ｒの読み出しを制
限するためのＲｏ、Ｒ１リード中フラグは、命令実行指
示から読み出し終了まで点灯する。また、ベクトルレジ
スタＲ２の書き込み中を示し、後続演算でのベクトルレ
ジスタＲ２の書き込みを制限するためのＲ２ライト中フ
ラグは、命令実行指示から書き込み終了まて点灯する。

さらに、Ｒ２に書き込んだ結果を後続演算で読み出す場
合、Ｒ２の書き込みが開始するまで後続演算の命令実行
指示を持たせるためのＲ２ライト待ちフラグは、命令実
行指示から該演算すなわち、加算のパイプライン段数相
当のタロツクの時間だけ点灯する。

これにより、実行しようとする命令で使用すると指定し
たベクトルレジスタに対応するベクトルレジスタのビジ
ー状態の解除を前記制御フラグのリセットにより検出し
、命令実行指示を送出できるようにする。したがって、
第４図で示すようにベクトルレジスタＲｏ　、　Ｒｓの
値の加算結果をベクトルレジスタＲ２に格納し、このベ
クトルレジスタＲ２とＲ３の乗算結果をベクトルレジス
タＲ４に格納する場合、ベクトルレジスタＲ２とＲ３の
値の乗算命令の命令実行指示は、Ｒ２ライト待ちフラグ
が消灯するまで待つ。

次に第６図に示す第２の実施例について説明する。

命令レジスタ１２０に命令をセットし、デコーダ回路１
２１により実行しようとする命令の使用ベクトルレジス
タの要求情報をデコードする。また、該命令のベクトル
レジスタへの格納が、毎Ｎクロック１要素であることを
格納速度判別回路１３４で検出し、クロック数「Ｎ」を
出力する。ベクトル長レジスタ１２６にベクトル長を、
パイプライン段数レジスタ１２７にパイプライン段数を
それぞれセットしておく。

リード中フラグ１３１．ライト中フラグ１３２、ライト
待ちフラグ１３３を各ベクトルレジスタ毎にそれぞれ設
け、命令実行指示時に該当するフラグをそれぞれセット
し、リード中フラグ１３１はリード終了信号によりリセ
ットされ、ライト中フラグ１３２はライト終了信号によ
りリセットされ、ライト待ちフラグ１３３は零検出回路
１２５の出力によりリセットされる。ライト待ちフラウ
リセットカウンタ１２３は、各ライト待ちフラグ対応に
存在する。

格納速度判別回路１３４の出力「Ｎ」がらマイナス１加
算器１２２により、出力ｒＮ−Ｉ　Ｊを得て、さらに乗
算器１２９により、ベクトル長レジスタ１２６に保持し
ているベクトル長ＶＬを乗算し、さらに加算器１２８に
より、パイプライン段数レジスタ１２７に保持している
パイプライン段数Ｐを加算し、データ（Ｎ−１）ＸＶＬ
＋Ｐを得る。ライト待ちフラッグリセットカウンタ１２
３には該データが、初期値として命令実行指示時に、格
納ベクトルレジスタに対応して、セットされる。リセッ
トカウンタ１２３は、ｌクロック毎に１ずつカウントダ
ウンし、「０」になった時を零検出回路１２５により検
出し、対応するライト待ちフラグ１３３をリセットする
。

このため、命令処理１０１内の前述のベクトルレジスタ
Ｒ８への毎２クロック１要素の演算結果の格納された値
を読み出す後続命令の実行指示タイミングは、格納速度
判別回路１３４によりタロツク数「２」が出力され、ラ
イト待ちフラグリセットカウンタ１２３には命令実行指
示に（２−１）ｘＶＬ十Ｐ＝ＶＬ十Ｐ がセットされるため、ライト待ちフラッグ１３３のベク
トルレジスタＲｏは、命令実行指示時からＶＬ＋Ｐクロ
ック後リセツリセットれにより、第７図に示すように後
続のＲ，参照命令の実行指示を第５図に示したものより
早い時期に送出できる。

〔発明の効果〕

以上説明したように本発明は、演算結果の格納が１クロ
ツク毎に１要素の場合においてもＮクロック毎に１要素
の場合においても、格納中のベクトルレジスタを参照す
る命令の実行指示のタイミングを適切に与えることがで
き、このことにより全体としての演算時間を短くし高速
化がはかれるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図（ａ）〜（ｄ）は従来技術によるベクトル処理装置
の原理の説明図、第３図は加算命令実行時の各ベクトル
レジスタの状態をあられすフラグの説明図、第４図は演
算結果を格納しているベクトルレジスタを参照して演算
する命令の実行指示のタイミングを示す説明図、第５図
は従来の毎２クロック１要素の演算結果の格納のために
指定されたベクトルレジスタを参照して演算する後続命
令の実行指示タイミングを示す説明図、第６図は本発明
の一実施例のタイミング生成回路の詳細を示すブロック
図、第７図は本発明により毎２クロック１要素の演算結
果の格納のために指定されたベクトルレジスタを参照し
て演算する後続命令の実行指示タイミングを改善したこ
とを示す説明図。 １・・・命令処理部、２・・・命令制御部、１０〜１２
・・・演算器、１３・・・クロスバスイッチ、Ｒｏ　”
　Ｒｓ・・・ベクトルレジスタ、２０・・・命令レジス
タ、２１・・・デコーダ回路、２２・・・格納速度判別
回路、２３・・・タイミング生成回路、２４・・・命令
実行指示チェック回路。

Claims (1)

1. 【特許請求の範囲】 複数のベクトルレジスタ及び複数の演算器より構成され
   る命令処理部と、実行すべき命令の解読を行ない命令実
   行のための情報を生成し、前記命令処理部のベクトルレ
   ジスタおよび演算器の状態を管理しつつ、命令の実行指
   示を行なう命令制御部とを備えたベクトル処理装置にお
   いて、 実行すべき命令の実行結果のベクトルレジスタへの格納
   速度を検出する格納速度判別手段と、該格納速度判別手
   段の検出出力により実行すべき命令で指定した実行結果
   の格納を行なうベクトルレジスタを、後続の命令で参照
   する場合の該後続の命令の実行指示を許可するタイミン
   グを生成するタイミング生成手段と、 実行すべき命令の使用ベクトルレジスタ要求情報と使用
   中ベクトルレジスタ情報と前記タイミング生成手段より
   命令実行指示の可否とをチェックする命令実行指示チェ
   ック手段とを前記命令制御部に有して成ることを特徴と
   するベクトル処理装置。