JP3279616B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパイプライン制御により
演算を行なうデータ処理装置に係り、特に演算パイプラ
イン動作を効率的に制御及び管理可能なデータ処理装置
に関する。

【０００２】近年のデータ処理装置は、演算速度を向上
させるため、その設計に色々な手法が採られている。そ
の１つにパイプライン制御により演算を行なう演算パイ
プラインがある。更に、演算パイプラインを行なう演算
器を複数台備えて、これら演算器を並列動作させること
により、データ処理装置の演算速度は一層向上する。

【０００３】

【従来の技術】従来の演算パイプラインを行なう演算器
を備えたデータ処理装置においては、例えば、ベクトル
演算命令を行なう場合、演算器を起動すると共に、ベク
トルレジスタよりデータを演算器に供給して演算パイプ
ライン動作を行ない、結果をベクトルレジスタに格納し
て命令を終了する。

【０００４】この様なデータ処理装置では、１つのベク
トル演算命令が終了したかどうかを判断する為に、その
ベクトル演算命令のベクトル長分のウェイト動作を行な
った後に、次の演算命令の実行を開始していた。

【０００５】

【発明が解決しようとする課題】従って、命令の開始タ
イミングは命令の順序に依存しており、開始タイミング
を制御したい場合は、ソフトウェアにより無駄な命令等
を実行してタイミングを調整しなければならなかった。
つまり、無駄な命令のステップ数分だけ無駄な処理時間
を要していることになる。

【０００６】また、ベクトル長が変われば、ベクトル長
に基づく演算を行なってタイミング調整のための命令ス
テップ数を変更しなければならず、更に、複数台の演算
器を備えている場合には、先の命令の終了判定は更に複
雑となり、ソフトウェア開発効率が悪くなり、結果とし
て、演算パイプラインを効率的に制御及び管理ができな
いという問題があった。

【０００７】本発明は、上記問題点を解決するもので、
演算パイプラインを行なう演算器を備えたデータ処理装
置において、演算パイプラインの動作をハードウェアに
よって制御することにより、演算パイプライン動作を効
率的に制御及び管理可能なデータ処理装置を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴のデータ処理装置は、図１に示
す如く、パイプライン制御により動作する演算手段１
と、命令を解読して前記演算手段１を制御する命令デコ
ーダ３とを備えるデータ処理装置であって、前記演算手
段１の動作状態を保持する状態保持手段５を有して構成
し、前記命令デコーダ３は、前記状態保持手段５が保持
する情報ＳＢに基づき前記演算手段１の実行制御を行な
う。

【０００９】本発明の第２の特徴のデータ処理装置は、
図２及び図３（１）に示す如く、パイプライン制御によ
り動作するｎ個（ｎは任意の正整数）の演算手段１−０
〜１−ｎ−１と、命令を解読して前記演算手段１−０〜
１−ｎ−１を制御する命令デコーダ３とを備えるデータ
処理装置であって、前記ｎ個の演算手段１−０〜１−ｎ
−１に対応して、該演算手段の動作状態を保持するｎ個
の状態保持手段５−０〜５−ｎ−１と、前記命令デコー
ダ３からの命令種別を表す信号ｉｃ１に基づき、前記状
態保持手段５−０〜５−ｎ−１の出力の１つを選択して
前記命令デコーダ３に出力する選択制御手段７とを有し
て構成し、前記命令デコーダ３は、前記選択制御手段７
からの出力信号ＢＵＳＹに基づき前記演算手段１−０〜
１−ｎ−１の実行制御を行なう。

【００１０】本発明の第３の特徴のデータ処理装置は、
請求項２に記載のデータ処理装置において、図２及び図
３（２）に示す如く、前記選択制御手段７は、前記命令
デコーダ３からの命令種別を表す信号ｉｃ１に基づき、
前記状態保持手段５−０〜５−ｎ−１の出力の１つを選
択して出力する第１セレクタ１１と、前記状態保持手段
５−０〜５−ｎ−１の出力の論理和をとるゲート回路１
２と、前記命令デコーダ３からの命令種別を表す信号ｉ
ｃ２に基づき、前記第１セレクタ１１の出力及び前記ゲ
ート回路１２の出力の何れかを選択して前記命令デコー
ダ３に出力する第２セレクタ１３とを有して構成し、前
記命令デコーダ３は、前記第２セレクタ１３からの出力
信号ＢＵＳＹに基づき前記演算手段１−０〜１−ｎ−１
の実行制御を行なう。

【００１１】本発明の第４の特徴のデータ処理装置は、
請求項３に記載のデータ処理装置において、図２及び図
３（２）に示す如く、前記データ処理装置は、前記ｎ個
の演算手段１−０〜１−ｎ−１が並列実行する並列モー
ドか、または１個づつ実行するテストモードかを示すモ
ード信号ｍｃを出力するモードレジスタ９を有して構成
し、前記第２セレクタ１３は、前記命令デコーダ３から
の命令種別を表す信号ｉｃ２及び前記モードレジスタ９
からのモード信号ｍｃに基づき、前記第１セレクタ１１
の出力及び前記ゲート回路１２の出力の何れかを選択し
て前記命令デコーダ３に出力する。

【００１２】本発明の第５の特徴のデータ処理装置は、
請求項４に記載のデータ処理装置において、前記第２セ
レクタ１３は、前記モードレジスタ９からのモード信号
ｍｃを優先して選択動作を行なう。

【００１３】

【作用】本発明の第１の特徴のデータ処理装置では、図
１に示す如く、状態保持手段５は、命令デコーダ３が発
する演算手段１の演算パイプラインの動作を開始させる
信号ＰＳＴによりセットされ、演算手段１からの演算パ
イプラインの動作が終了した旨の信号ＰＥＮＤによりク
リアされる。命令デコーダ３は、状態保持手段５が保持
している情報に基づき演算手段１の演算パイプラインの
実行制御を行なうようにしている。

【００１４】従って、ソフトウェアによって無駄な命令
を実行してタイミングを調整することなく、ハードウェ
アによって命令の開始タイミングを調整でき、また、ベ
クトル長の変化に関係なく、演算パイプラインを効率的
な制御及び管理が可能となる。

【００１５】本発明の第２の特徴のデータ処理装置で
は、図２及び図３（１）に示す如く、ｎ個の状態保持手
段５−０〜５−ｎ−１は、それぞれ命令デコーダ３が発
する演算手段１−０〜１−ｎ−１に対する演算パイプラ
インの動作開始信号ＰＳＴ０〜ＰＳＴｎ−１によりセッ
トされ、演算手段１−０〜１−ｎ−１からの演算パイプ
ラインの動作終了信号ＰＥＮＤ０〜ＰＥＮＤｎ−１によ
りクリアされる。選択制御手段７は、命令デコーダ３か
らの命令種別を表す信号ｉｃ１に基づいて、状態保持手
段５−０〜５−ｎ−１出力の１つを選択して命令デコー
ダ３に出力し、命令デコーダ３は、選択制御手段７の出
力信号ＢＵＳＹに基づき演算手段１−０〜１−ｎ−１の
演算パイプラインの実行制御を行なうようにしている。

【００１６】従って、複数台の演算パイプラインを行な
う演算器を備えたデータ処理装置においても、ハードウ
ェアによって命令の開始タイミングを調整することによ
り、ベクトル長の変化に関係なく、演算パイプラインを
効率的に制御及び管理することができる。

【００１７】本発明の第３の特徴のデータ処理装置で
は、図２及び図３（２）に示す如く、第１セレクタ１１
は、命令デコーダ３からの命令種別を表す信号ｉｃ１に
基づいて、状態保持手段５−０〜５−ｎ−１出力の１つ
を選択して出力し、一方ゲート回路１２は、状態保持手
段５−０〜５−ｎ−１の出力の論理和をとる。第２セレ
クタ１３で、命令デコーダ３からの命令種別を表す信号
ｉｃ２に基づき、第１セレクタ１１の出力及びゲート回
路１２の出力の何れかを選択して命令デコーダ３に信号
ＢＵＳＹとして出力し、命令デコーダ３は、この信号Ｂ
ＵＳＹに基づき演算手段１−０〜１−ｎ−１の演算パイ
プラインの実行制御を行なうようにしている。

【００１８】従って、例えば積和演算のように、演算を
所定（乗算の後に加算を行なう等）の順序で制御しなけ
ればならない場合には、第２セレクタ１３で信号ｉｃ２
によってゲート回路１２出力を選択するようにすればよ
く、また、一連の命令が終了した後にベクトル長を変え
たい場合にも同様に、第２セレクタ１３で信号ｉｃ２に
よってゲート回路１２出力を選択するようにすればよ
く、結果として、より細かい演算パイプラインの制御及
び管理が可能となる。

【００１９】本発明の第４及び第５の特徴のデータ処理
装置では、図２及び図３（２）に示す如く、第１セレク
タ１１は、命令デコーダ３からの命令種別を表す信号ｉ
ｃ１に基づいて、状態保持手段５−０〜５−ｎ−１出力
の１つを選択して出力し、一方ゲート回路１２は、状態
保持手段５−０〜５−ｎ−１の出力の論理和をとる。第
２セレクタ１３で、命令デコーダ３からの命令種別を表
す信号ｉｃ２、並びに演算手段１−０〜１−ｎ−１が並
列実行する並列モードか、または１個づつ実行するテス
トモードかを示すモード信号ｍｃに基づき、第１セレク
タ１１の出力及びゲート回路１２の出力の何れかを選択
して命令デコーダ３に信号ＢＵＳＹとして出力し、命令
デコーダ３は、この信号ＢＵＳＹに基づき演算手段１−
０〜１−ｎ−１の演算パイプラインの実行制御を行なう
ようにしている。特に第５の特徴のデータ処理装置で
は、第２セレクタ１３で、モードレジスタ９からのモー
ド信号ｍｃを優先して選択動作を行なうようにしてい
る。

【００２０】従って、例えばプログラムテストを行なう
場合には、モードレジスタ９にテストモードを設定する
ことにより、命令の種類に拠らず各演算手段１−０〜１
−ｎ−１の演算パイプラインの実行をステップ動作でチ
ェックすることが可能となり、更に細かい演算パイプラ
インの制御及び管理を行なうことができる。

【００２１】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。 第１実施例 図１に本発明の第１実施例に係るデータ処理装置の構成
図を示す。

【００２２】図１において、本実施例のデータ処理装置
は、パイプラインコントローラ２４及び演算パイプライ
ン２５からなり、パイプライン制御により動作するパイ
プライン演算器１と、命令を保持する命令バッファ２１
と、命令バッファ２１からの命令を解読してパイプライ
ン演算器１を制御する命令デコーダ３と、パイプライン
演算器１の動作状態を保持するスコアボード５と、パイ
プライン演算器１で行なうベクトル演算のデータ及び演
算結果を保持するベクトルレジスタ２３と、パイプライ
ン演算器１で行なうベクトル演算のベクトル長を指定す
るＶＬ（VectorLength ）レジスタ２２から構成されて
いる。

【００２３】本実施例では、命令デコーダ３がスコアボ
ード５が保持している情報に基づいてパイプライン演算
器１の実行制御を行なうが、その動作を図４（１）に示
すタイミングチャートを参照して説明する。

【００２４】先ず、命令デコーダ３が命令バッファ２１
から命令を受け取ると、命令を解読し、命令が使用する
パイプライン演算器１のスコアボード３から状態信号Ｂ
ＵＳＹを読み出して、パイプライン演算器１が使用可能
かどうかを調べる。使用可能でない場合（信号ＢＵＳＹ
＝“Ｈ”レベル）には、使用可能（信号ＢＵＳＹ＝
“Ｌ”レベル）になるまでウェイト状態となる。使用可
能な場合には、パイプラインスタート信号ＰＳＴをアサ
ート（“Ｈ”レベル）とする。信号ＰＳＴがアサートに
なるとスコアボード３がセットされ、信号ＢＵＳＹはパ
イプライン演算器１が使用中であることを示す為、アサ
ートとなる。

【００２５】パイプラインコントローラ２４は、パイプ
ラインスタート信号ＰＳＴがアサートと成ったことを検
出すると、演算パラメータを命令デコーダ３から受け取
り、ベクトル長（要素数）ＶＬを参照して、演算パイプ
ライン２５の制御を開始する。一方ベクトルレジスタ２
３は、パイプラインスタート信号ＰＳＴがアサートとな
ると、命令デコーダ３から演算に使用するレジスタ番号
を受け取り、演算パイプライン２５にベクトルデータを
供給する。演算パイプライン２５は、ベクトルレジスタ
２３から供給されるデータを使用して所定の演算を行な
い、その結果をベクトルレジスタ２３に格納する。

【００２６】パイプラインコントローラ２４は、ベクト
ル要素数ＶＬ分の演算が終了したことを検出すると、演
算終了信号ＰＥＮＤをアサートして、演算パイプライン
２５の制御を終了する。演算終了信号ＰＥＮＤがアサー
トとなると、ベクトルレジスタ２３はベクトルデータの
供給を終了し、スコアボード５はクリアされて状態信号
ＢＵＳＹはネゲート（“Ｌ”レベル）となり、パイプラ
イン演算器１が使用可能な状態になったことを命令デコ
ーダ３に知らせる。

【００２７】命令デコーダ３は、状態信号ＢＵＳＹのネ
ゲートを確認すると、次の命令に対応するパイプライン
スタート信号ＰＳＴをアサートにする。このように本実
施例では、ハードウェアによって命令の開始タイミング
を調整することができ、また、ベクトル長の変化に関係
なく、演算パイプラインを効率的に制御並びに管理する
ことができる。 第２実施例 図２に本発明の第２実施例に係るデータ処理装置の構成
図を示す。

【００２８】同図において、本実施例のデータ処理装置
は、ｎ個のパイプライン演算器１−０〜１−ｎ−１と、
命令バッファ２１と、命令バッファ２１からの命令を解
読してパイプライン演算器１−０〜１−ｎ−１を制御す
る命令デコーダ３と、パイプライン演算器１−０〜１−
ｎ−１の動作状態をそれぞれ保持するスコアボード５−
０〜５−ｎ−１と、命令デコーダ３からの命令種別を表
す信号ｉｃ１に基づき、スコアボード５−０〜５−ｎ−
１の出力の１つを選択して命令デコーダ３に出力する選
択制御手段７と、パイプライン演算器１−０〜１−ｎ−
１で行なうベクトル演算のデータ及び演算結果をそれぞ
れ保持するベクトルレジスタ２３−０〜２３−ｎ−１
と、パイプライン演算器１−０〜１−ｎ−１で行なうベ
クトル演算のベクトル長をそれぞれ指定するＶＬ（Vect
or Length ）レジスタ２２−０〜２２−ｎ−１から構成
されている。また、選択制御手段７の詳細は、図３
（１）に示すように、セレクタ７で構成されている。

【００２９】本実施例が第１実施例と異なるのは、ｎ個
のパイプライン演算器１−０〜１−ｎ−１を備えている
ことであり、スコアボード５、パイプラインスタート信
号ＰＳＴ、及び演算終了信号ＰＥＮＤもパイプライン演
算器１の本数に合わせてｎ個となり、各パイプライン演
算器１−０〜１−ｎ−１には、パイプラインコントロー
ラ２４−０〜２４−ｎ−１がある。また、ベクトルレジ
スタ５は、パイプライン演算器に合わせてｎバンクのイ
ンタリーブ構成となっている。

【００３０】本実施例では、命令デコーダ３が選択制御
手段７からの状態信号ＢＵＳＹに基づいてパイプライン
演算器１−０〜１−ｎ−１の実行制御を行なうが、その
動作を図４（２）に示すタイミングチャートを参照して
説明する。

【００３１】先ず、命令デコーダ３は、命令がどのパイ
プライン演算器１−ｉ（ｉ＝１〜ｎ−１）を使用するか
をチェックし、選択制御手段７を選択制御信号ｉｃ１に
より選択制御して、使用するパイプライン演算器１−ｉ
に対応するスコアボード５−ｉから状態信号ＢＵＳＹを
読み出す。読み出した信号ＢＵＳＹがアサートであれ
ば、ネゲートされるまでウェイトし、ネゲートされる
と、そのパイプライン演算器１−ｉに応じたパイプライ
ンスタート信号ＰＳＴｉをアサートする。

【００３２】ベクトルレジスタ２３−ｉは、パイプライ
ンスタート信号ＰＳＴｉがアサートと成ったことを検出
すると、命令デコーダ３から演算に使用するレジスタ番
号を受け取り、演算パイプライン２５−ｉへのベクトル
データの供給を開始する。尚、ベクトルレジスタ５は、
パイプライン演算器の本数ｎと同じ数のバンクでインタ
リーブ構成であるので、それぞれのパイプライン演算器
に独立してデータを供給できる。

【００３３】パイプラインコントローラ２４−ｉの動作
は、第１実施例と同様でパイプラインスタート信号ＰＳ
Ｔｉがアサートと成ったことを検出すると、ベクトル長
ＶＬ分の演算制御を実行した後、演算終了信号ＰＥＮＤ
ｉをアサートする。

【００３４】図４（２）では、パイプライン演算器１−
０を中心にタイミングチャートが描かれている。このよ
うに、複数台の演算パイプラインを行なう演算器を備え
たデータ処理装置においても、ハードウェアによって命
令の開始タイミングを調整することができ、また、ベク
トル長の変化に関係なく、演算パイプラインを効率的に
制御並びに管理することができる。 第３実施例 図２に本発明の第３実施例に係るデータ処理装置の構成
図を示す。

【００３５】本実施例が第２実施例の構成と異なるの
は、ｎ個のパイプライン演算器１−０〜１−ｎ−１が並
列実行する並列モードか、または１個づつ実行するテス
トモードかを示すモードレジスタ９を有することと、選
択制御手段７の詳細構成として、図３（２）に示す構成
を採用する点である。

【００３６】即ち、図３（２）において、選択制御手段
７は、命令デコーダ３からの命令種別を表す信号ｉｃ１
に基づき、スコアボード５−０〜５−ｎ−１の出力の１
つを選択して出力する第１セレクタ１１と、スコアボー
ド５−０〜５−ｎ−１の出力の論理和をとる論理和ゲー
ト回路１２と、命令デコーダ３からの命令種別を表す信
号ｉｃ２及びモードレジスタ９からのモード信号ｍｃに
基づき、第１セレクタ１１の出力及び論理和ゲート回路
１２の出力の何れかを選択して命令デコーダ３に出力す
る第２セレクタ１３とから構成されている。尚、第２セ
レクタ１３は、モードレジスタ９からのモード信号ｍｃ
を優先して選択動作を行なう。

【００３７】論理和ゲート回路１２で得られるスコアボ
ード５−０〜５−ｎ−１の出力の論理和信号ＢＵＳＹ０
は、何れか１つのパイプライン演算器１−ｊ（ｊ＝０〜
ｎ−１）が動作中であればアサートとなる。第２実施例
では、次に使用するパイプライン演算器１−ｉに対応す
るスコアボード５−ｉをチェックして、パイプラインス
タート信号ＰＳＴｉをアサートにするタイミングを制御
していたが、第２セレクタ１３で信号ＢＵＳＹ０を選択
して、これを状態信号ＢＵＳＹとしてパイプラインスタ
ート信号ＰＳＴｉを制御することとすれば、何れか１つ
のパイプライン演算器１−ｊが動作中の時には、状態信
号ＢＵＳＹはアサートであり、パイプラインスタート信
号ＰＳＴｉをアサートできずウェイト状態となる。つま
り、全てのパイプライン演算器１−０〜１−ｎ−１が終
了した時点で、状態信号ＢＵＳＹがアサートとなり、パ
イプラインスタート信号ＰＳＴｉをアサートできること
となる。

【００３８】図４（３）に、第２セレクタ１３で信号Ｂ
ＵＳＹ０を選択して、これを状態信号ＢＵＳＹとしてパ
イプラインスタート信号ＰＳＴ０を制御する場合のタイ
ミングチャートを示す。何れかのパイプライン演算器１
−ｊが動作中である期間Ｃの間、状態信号ＢＵＳＹがア
サートであるので、タイミングＢでパイプラインスター
ト信号ＰＳＴ０をアサートできることとなる。尚、同条
件でパイプライン演算器１−０〜１−ｎ−１が並列動作
を行っている場合には、図４（２）のタイミングチャー
トに示す如く、タイミングＡでパイプラインスタート信
号ＰＳＴ０をアサートできる。

【００３９】このようにスコアボード５−０〜５−ｎ−
１の出力の論理和を状態信号ＢＵＳＹとすることによ
り、同時に動作するパイプライン演算器１−０〜１−ｎ
−１を１つに限定することができ、並列パイプライン動
作の同期を取ることが可能となる。

【００４０】従って、例えば積和演算のように、演算を
所定（乗算の後に加算を行なう等）の順序で制御しなけ
ればならない場合や、一連の命令が終了した後にベクト
ル長を変えたい場合に、第２セレクタ１３の選択を選択
制御信号ｉｃ２によって信号ＢＵＳＹ０を選択するよう
にすればよいこととなる。

【００４１】また、データ処理装置の起動時に、モード
レジスタ９に初期設定することにより、常に単一パイプ
ライン動作させるか、並列動作可能にするかを選択する
ことができる。

【００４２】例えば、プログラムテストを行なう場合に
は、モードレジスタ９にテストモードを設定することに
より、命令の種類に拠らず各パイプライン演算器１−０
〜１−ｎ−１の演算パイプラインの実行をステップ動作
でチェックすることが可能となり、細かい演算パイプラ
インの制御及び管理を行なうことができる。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
演算手段の演算パイプラインの動作状態を保持する状態
保持手段を備えて、命令デコーダは、状態保持手段が保
持している情報に基づいて演算手段の演算パイプライン
の実行制御を行なうこととしたので、ソフトウェアによ
って無駄な命令を実行してタイミングを調整することな
く、ハードウェアによって命令の開始タイミングを調整
でき、また、ベクトル長の変化に関係なく、演算パイプ
ラインの効率的な制御及び管理が可能なデータ処理装置
を提供することができる。

【００４４】また本発明によれば、ｎ個の演算手段の演
算パイプラインの動作状態をそれぞれ保持するｎ個の状
態保持手段を備えて、命令デコーダは、状態保持手段が
保持している情報に基づいてｎ個の演算手段の演算パイ
プラインの実行制御を行なうこととしたので、複数台の
演算パイプラインを行なう演算器を備えたデータ処理装
置においても、ハードウェアによって命令の開始タイミ
ングを調整することにより、ベクトル長の変化に関係な
く、演算パイプラインの効率的な制御及び管理が可能な
データ処理装置を提供することができる。

【００４５】また本発明によれば、第１セレクタで命令
デコーダからの命令種別を表す信号に基づいてｎ個の状
態保持手段の出力の１つを選択し、ゲート回路でｎ個の
状態保持手段の出力の論理和をとり、第２セレクタで命
令デコーダからの命令種別を表す信号に基づき、第１セ
レクタの出力及びゲート回路の出力の何れかを選択して
状態信号として出力し、命令デコーダはこの状態信号に
基づき演算手段の演算パイプラインの実行制御を行なう
こととしたので、例えば積和演算のように、演算を所定
（乗算の後に加算を行なう等）の順序で制御しなければ
ならない場合や、一連の命令が終了した後にベクトル長
を変えたい場合には、第２セレクタでゲート回路出力を
選択すればよく、結果として、より細かい演算パイプラ
インの制御及び管理が可能なデータ処理装置を提供する
ことができる。

【００４６】更に、本発明によれば、第２セレクタで、
命令デコーダからの命令種別を表す信号、並びに演算手
段が並列実行する並列モードかまたは１個づつ実行する
テストモードかを示すモード信号に基づき、第１セレク
タの出力及びゲート回路の出力の何れかを選択して状態
信号として出力し、命令デコーダはこの状態信号に基づ
き演算手段の演算パイプラインの実行制御を行なうこと
としたので、例えばプログラムテストを行なう場合に
は、モードレジスタにテストモードを設定することによ
り、命令の種類に拠らず各演算手段の演算パイプライン
の実行をステップ動作でチェックすることが可能とな
り、更に細かい演算パイプラインの制御及び管理が可能
なデータ処理装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るデータ処理装置の構
成図である。

【図２】本発明の第２及び第３実施例に係るデータ処理
装置の構成図である。

【図３】本発明の選択制御手段の詳細構成図であり、図
３（１）は第２実施例、図３（２）は第３実施例であ
る。

【図４】本発明の動作を説明するタイミングチャートで
あり、図４（１）は第１実施例、図４（２）は第２実施
例、図４（３）は第３実施例である。

【符号の説明】

１，１−０〜１−ｎ−１…パイプライン演算器（演算手
段） ３…命令デコーダ ５，５−０〜５−ｎ−１…スコアボード（状態保持手
段） ７…セレクタ（選択制御手段） ９…モードレジスタ １１…第１セレクタ １２…（論理和）ゲート回路 １３…第２セレクタ ２１…命令バッファ ２３，２３−０〜２３−ｎ−１…ベクトルレジスタ ２２，２２−０〜２２−ｎ−１…ＶＬ（Vector Length
）レジスタ ２４…パイプラインコントローラ ２５…演算パイプライン ＢＵＳＹ，ＢＵＳＹ０，ＢＵＳＹ１…状態信号 ＳＢ０〜ＳＢｎ−１…スコアボード保持情報 ＰＳＴ，ＰＳＴ０〜ＰＳＴｎ−１…パイプラインスター
ト信号 ＰＥＮＤ，ＰＥＮＤ０〜ＰＥＮＤｎ−１…演算終了信号 ＶＬ，ＶＬ０〜ＶＬｎ−１…ベクトル長（要素数） ｍｃ…モード信号 ｉｃ１，ｉｃ２…選択制御信号（命令種別を表す信号）

フロントページの続き (72)発明者 長沢 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−180370（ＪＰ，Ａ) 特開 平２−28765（ＪＰ，Ａ) 特開 平２−230368（ＪＰ，Ａ) 特開 平２−83779（ＪＰ，Ａ) 特開 平１−128162（ＪＰ，Ａ) 特開 昭59−771（ＪＰ，Ａ) 特開 昭58−114274（ＪＰ，Ａ) 特開 昭62−214450（ＪＰ，Ａ) 特開 昭60−120472（ＪＰ，Ａ) 特開 昭59−160267（ＪＰ，Ａ) 特開 昭58−4477（ＪＰ，Ａ) 特開 平１−307870（ＪＰ，Ａ) 特開 平１−233558（ＪＰ，Ａ) 特開 平１−224872（ＪＰ，Ａ) 特開 平１−224871（ＪＰ，Ａ) 斎藤忠夫、発田弘，高性能コンピュー タアーキテクチャ，日本，丸善株式会 社，1989年 ３月30日，第１版，ｐ. 113−126、172−173 中島雅逸、他８名，スーパースカラ・ マイクロプロセッサＯＨＭＥＧＡにおけ る動的ハザード解消機構と高速化手法, 情報処理学会研究報告，日本，社団法人 情報処理学会，1991年 ７月19日，ｖｏ ｌ．91，ｎｏ．64，（91−ＡＲＣ− 89），ｐ．25−31 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/16 G06F 9/38

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 パイプライン制御により動作するｎ個
   （ｎは任意の正整数）の演算手段（１−０〜１−ｎ−
   １）と、命令を解読して前記演算手段（１−０〜１−ｎ
   −１）を制御する命令デコーダ（３）とを備えるデータ
   処理装置であって、 前記ｎ個の演算手段（１−０〜１−ｎ−１）に対応し
   て、該演算手段の動作状態を保持するｎ個の状態保持手
   段（５−０〜５−ｎ−１）と、前記命令デコーダ（３）
   からの命令種別を表す信号（ｉｃ１）に基づき、前記状
   態保持手段（５−０〜５−ｎ−１）の出力の１つを選択
   して前記命令デコーダ（３）に出力する選択制御手段
   （７）とを有し、 前記選択制御手段（７）は、前記命令デコーダ（３）か
   らの命令種別を表す信号（ｉｃ１）に基づき、前記状態
   保持手段（５−０〜５−ｎ−１）の出力の１つを選択し
   て出力する第１セレクタ（１１）と、前記状態保持手段
   （５−０〜５−ｎ−１）の出力の論理和をとるゲート回
   路（１２）と、前記命令デコーダ（３）からの命令種別
   を表す信号（ｉｃ２）に基づき、前記第１セレクタ（１
   １）の出力及び前記ゲート回路（１２）の出力の何れか
   を選択して前記命令デコーダ（３）に出力する第２セレ
   クタ（１３）とを有し、 前記命令デコーダは、前記第2セレクタからの出力信号
   に基づき、前記演算手段の実行制御を行うことを特徴と
   するデータ処理装置。
2. 【請求項２】 パイプライン制御により動作するｎ個
   （ｎは任意の正整数）の演算手段（１−０〜１−ｎ−
   １）と、命令を解読して前記演算手段（１−０〜１−ｎ
   −１）を制御する命令デコーダ（３）とを備えるデータ
   処理装置であって、 前記ｎ個の演算手段（１−０〜１−ｎ−１）に対応し
   て、該演算手段の動作状態を保持するｎ個の状態保持手
   段（５−０〜５−ｎ−１）と、前記命令デコーダ（３）
   からの命令種別を表す信号（ｉｃ１）に基づき、前記状
   態保持手段（５−０〜５−ｎ−１）の出力の１つを選択
   して前記命令デコーダ（３）に出力する選択制御手段
   （７）とを有し、 前記データ処理装置は、前記ｎ個の演算手段（１−０〜
   １−ｎ−１）が並列実行する並列モードか、または１個
   づつ実行するテストモードかを示すモード信号（ｍｃ）
   を出力するモードレジスタ（９）を有し、 前記選択制御手段（７）は、前記命令デコーダ（３）か
   らの命令種別を表す信号（ｉｃ１）に基づき、前記状態
   保持手段（５−０〜５−ｎ−１）の出力の１つを選択し
   て出力する第１セレクタ（１１）と、前記状態保持手段
   （５−０〜５−ｎ−１）の出力の論理和をとるゲート回
   路（１２）と、前記命令デコーダ（３）からの命令種別
   を表す信号（ｉｃ２）及びモードレジスタからのモード
   信号（９）に基づき、前記第１セレクタ（１１）の出力
   及び前記ゲート回路（１２）の出力の何れかを選択して
   前記命令デコーダ（３）に出力する第２セレクタ（１
   ３）とを有し、 前記命令デコーダ（３）は、前記第２セレクタ（１３）
   からの出力信号（ＢＵＳＹ）に基づき、前記演算手段
   （１−０〜１−ｎ−１）の実行制御を行なうことを特徴
   とするデータ処理装置。
3. 【請求項３】 前記第２セレクタ（１３）は、前記モー
   ドレジスタ（９）からのモード信号（ｍｃ）を優先して
   選択動作を行なうことを特徴とする請求項２に記載のデ
   ータ処理装置。