JPH04188229A - 浮動小数点演算処理装置 - Google Patents

浮動小数点演算処理装置

Info

Publication number
JPH04188229A
JPH04188229A JP2319008A JP31900890A JPH04188229A JP H04188229 A JPH04188229 A JP H04188229A JP 2319008 A JP2319008 A JP 2319008A JP 31900890 A JP31900890 A JP 31900890A JP H04188229 A JPH04188229 A JP H04188229A
Authority
JP
Japan
Prior art keywords
instruction
floating point
trap
arithmetic
point arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2319008A
Other languages
English (en)
Other versions
JP2682232B2 (ja
Inventor
Masato Suzuki
正人 鈴木
Tokuzo Kiyohara
督三 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2319008A priority Critical patent/JP2682232B2/ja
Priority to GB9419923A priority patent/GB2280766B/en
Priority to GB9124523A priority patent/GB2250616B/en
Publication of JPH04188229A publication Critical patent/JPH04188229A/ja
Priority to US08/310,627 priority patent/US5469552A/en
Application granted granted Critical
Publication of JP2682232B2 publication Critical patent/JP2682232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル計算機の中央処理装置等に用いられ
 特に浮動小数点データの演算を行う浮動小数点演算処
理装置 さらには浮動小数点データの演算と整数データ
の演算またはオペランドの読出しとを並列に行う浮動小
数点演算処理装置に関するものであム 従来の技術 従来の浮動小数点演算処理装置としては 例えば特開平
2−42534号公報に示されているものがあム第5図
はこの従来の浮動小数点演算処理装置のブロック図を示
すものであa ただし 本発明との相違点を明確にする
ために原典のブロック図の構成を変更して示していも 
同図において、11は命令コードの読出しを行う読出し
装置 22は命令解読袋[23はオペランドの読出しを
行うオペランド読出し装@  24は汎用レジスタを内
部に持ち整数演算と浮動小数点演算とを行う演算装E 
 25は演算装置24の内部の汎用レジスタ以外のオペ
ランドに演算結果の書込みを行うオペランド書込み装[
26は図示しない外部記憶装置や外部入出力装置等を接
続する入出カバ入 27は命令読出し装置21、オペラ
ンド読出し装置23およびオペランド書込み装置25か
らの要求を調停し入出力バス26の制御を行うバス制御
装置であ4 命令解読装置22ζよ命令読出し装置21
により読出された命令コードを解読するとともに演算装
置24の内部の汎用レジスタ以外のオペランドの読出し
が必要と解読された場合にはオペランドのアドレス計算
を行((オペランドアドレスおよびオペランドの読出し
に関する制御情報ならびに演算実行に関する制御情報を
オペランド読出し装置23に発行す4 オペランド読出
し装置23ζよ 命令解読装置22からのオペランドの
読出しに関する制御情報により演算装置24の内部の汎
用レジスタ以外のオペランド読出しが必要な場合(よ 
命令解読装置22から受取ったオペランドアドレスに基
゛づいてオペランドを読出して命令解読装置22からの
演算実行に関する制御情報とともに演算装置24に送出
すも また演算装置24の内部の汎用レジスタ以外のオ
ペランドの読出しが不要な場合(よ 命令解読装置22
からの演算実行に関する制御情報のみを演算装置24に
送出すも 演算装置24ζよ オペランド読出し装置2
3から演算実行に関する制御情報に従ってオペランド読
出し装置23が読出したオペランドまたは内部の汎用レ
ジスタのオペランドを用いて整数演算または浮動小数点
演算を行う。演算結果を汎用レジスタ以外のオペランド
に書き込む必要がある場合はオペランド書込み装置25
に演算結果を送出すも以上のように構成された従来の浮
動小数点演算処理装置について、以下その動作を説明す
も第16図は動作フロー図を示すものであa 同図は命
令読出し装置21、命令解読装置2&オペランド読出し
装置23および演算装置24で実行されている命令をク
ロック単位(1マイシンサイクルはlクロックとする)
で示していも 各装置における処理に必要なりロック数
は 命令読出し装置21が1ワード(32ビツト)あた
りlクロッ久 命令解読装置22が1ハーフワード(1
6ビツト)あたり1クロツ久 オペランド読出し装置2
3が1オペランドあたりlクロッ久 演算装置24が整
数演算実行時1クロッ久 浮動小数点演算実行時2クロ
ックとしていも 実行している命令シーケンス1よ ソ
ースオペランドがメモリでデスティネーションオペラン
ドが汎用レジスタの浮動小数点演算形式の命令1および
同形式の命令2、ソースオペランドとデスティネーショ
ンオペランドがともに汎用レジスタの整数演算形式の命
令3からなム 命令1および命令2は第3図の命令形式
図に示す2ハーフワード長の命令で、第1ハーフワード
はオペコ−ドOPIとソースオペランドのアドレシング
指定SRCか収 第2ハーフワードはオペコードOP2
とデスティネーションオペランドのアドレシング指定D
ESTから構成されも 命令3は1ハーフワード長の命
令であム クロックt1: 命令読出し装置21が命令1を読出す。
クロックt2: 命令解読装置22が命令1の第1 ノz−フワードを解
読すも クロックt3: 命令lの第1ハーフワードの解読結果に基づいて、オペ
ランド読出し装置23が命令1のソースオペランドをメ
モリから読出す。命令解読装置22が命令1の第2ハー
フワードを解読す4 命令読出し装置21が命令2を読
出す。
クロックt4: 命令1の第2のハーフワードの解読の結果 デスティネ
ーションオペランドが汎用レジスタであるためオペラン
ド読出し装置23は制御情報の受渡しのみを行う。命令
解読装置22が命令2の第1ハーフワードを解読すム クロックt5: 演算装置24が命令形式1の浮動小数点演算の第1ステ
ツプを実行すも 命令2の第1ハーフワードの解読結果
に基づいて、オペランド読出し装置23が命令2のソー
スオペランドをメモリから読出す。命令解読装置22が
命令2の第2ハーフワードを解読すム 命令読出し装置
21が命令3を読出す。
クロックt6: 演算装置24が命令1の浮動小数点演算の第2ステツプ
を実行すa 命令2の第2ハーフワードの解読の結果 
デスティネーションオペランドが汎用レジスタであるた
めオペランド読出し装置23は制御情報の受渡しのみを
行う。命令解読装置22が命令3を解読すa クロックt7: 演算装置24が命令2の浮動小数点演算の第1ステツプ
を実行すa 命令3の解読の結果 ソースオペランドと
デスティネーションオペランドがともに汎用レジスタで
あるためオペランド読出し装置23は制御情報の受渡し
のみを行う。
クロックt8: 演算装置24が命令2の浮動小数点演算の第2ステツプ
と命令3の整数演算とを並列に実行する。
以上のように命令は1クロツクt6で、命令2および命
令3はいずれもクロックt8で実行を完了すも 発明が解決しようとする課題 しかしながら上記のような構成で6よ オペランド読出
し装置23を設けて汎用レジスタ以外のオペランドの先
行読出しを行っているた数 例えばメモリオペランドの
読出しを伴う命令の実行を汎用レジスタの読出しのみを
伴う命令の実行と固持速度で実現できる仮眠 メモリオ
ペランドの書込みを伴う命令に同一アドレスのメモリオ
ペランドの読出しを伴う命令が連続する場合における先
行命令のメモリオペランドの書込みが終了する以前の後
続命令のメモリオペランドの読出しを禁止する必要が生
じも このことに対応するため?=−,メモリオペラン
ドの書込みが未終了の状態におけるすべてのメモリオペ
ランドの読出しを禁止するか、両オペランドのアドレス
の一致を検出してアドレスが一致した場合のメモリオペ
ランドの読出しを禁止する制御機構を設けている。その
た数 バイブラインの制御の複雑化に伴ってハードウェ
アコストが増大し そのうえ設計および検証の期間が伸
張するという課題を有してい4 さらく オペランドの
読出しを行う独立のパイプラインステージが存在するた
めパイプライン段数が長くなり、分岐発生時におけるバ
イブラインフラッシュに伴うペナルティが増大して性能
が劣化するという課題を有していも 本発明はかかる点に鑑へ オペランドの先行読出しを行
う独立のパイプラインステージを設けずに 汎用レジス
タ以外のオペランドの読出しを必要とする命令の実行を
汎用レジスタ以外のオペランドの続出しを必要としない
命令の実行と同等速度で実現できる浮動小数点演算処理
装置を提供することを目的とすム また従来の構成では 先行する浮動小数点演算形式の命
令と後続する整数演算形式の命令とが並列に実行される
た敢 先行する浮動小数点演算形式の命令において実行
例外によるトラップが発生した場合!ミ 後続する命令
の実行が完了しかっこの後続する命令において読出しオ
ペランドやスタックポインタ等の実行環境を更新してい
ると、例外処理からの復帰後にこの後続命令を再度実行
することができなし−例えば第6図において命令3で読
出す汎用レジスタと書込む汎用レジスタとが同一の場合
ζよ 同時に実行している命令2でオーバフロー等の実
行例外によるトラップが発生すると命令3で読出す汎用
レジスタが書換えられているため命令3からの実行再開
ができな(〜 この課題を解決するために 例えば米国
特許第4.879.676号に示される技術が公知であ
も この技術は 浮動小数点演算の初期段階で行う指数
部の処理ステップで実行例外の発生を予測して、実行例
外が発生しないことが保証された場合だけ浮動小数点演
算の残りの処理ステップと後続する命令の整数演算とを
並列に実行するものであム しかしながらこの技術で(
友 実行例外の発生を予測するハードウェアコストが増
大し また演算装置の回路段数が増加するためクロック
周波数の上限が低下し性能が劣化するという課題を有し
ていも 本発明はかかる点に鑑へ ハードウェアコストの増大と
演算装置の回路段数の増加を伴うことなく、先行する浮
動小数点演算形式の命令で実行例外によるトラップが発
生した場合における後続命令での再実行環境の破壊を回
避する浮動小数点演算処理装置を提供することを目的と
すム課題を解決するための手段 第1の発明(よ 命令の読出しを行う命令読出し手段と
、前記命令読出し集団から命令を受取って解読を行い、
 命令形式が内部に持つ汎用レジスタ以外のオペランド
の読出しを必要とする整数演算形式のときは汎用レジス
タ外オペランドの読出しの指示と整数演算の指示とを順
次発行し 命令形式が内部に持つ汎用レジスタ以外のオ
ペランドの読出しを必要としない整数演算形式のときは
整数演算の指示のみを発行し 命令形式が内部に持つ汎
用レジスタ以外のオペランドの読出しを必要とする浮動
小数点演算形式のときは汎用レジスタ外オペランドの読
出しの指示と浮動小数点演算の指示とを順次発行し 命
令形式が内部に持つ汎用レジスタ以外のオペランドの読
出しを必要としない浮動小数点演算形式のときは浮動小
数点演算の指示のみを発行する命令解読手段と、前記命
令解読手段が発行する汎用レジスタ外オペランドの読出
しの指示を受けてオペランドの読出しを行うオペランド
読出し手段と、前記命令解読手段が発行する整数演算の
指示を受けて整数演算を行う少なくとも汎用レジスタと
演算器とからなる整数演算手段と、前記命令解読手段が
発行する浮動小数点演算の指示を受けて浮動小数点演算
を2サイクル以上のマシンサイクルを消費して行う少な
くとも汎用レジスタと演算器とからなる浮動小数点演算
手段とを備えた浮動小数点演算処理装置であも第2の発
明ζよ 浮動小数点演算を2サイクル以上のマシンサイ
クルを消費して行う浮動小数点演算手段と、オペランド
の読出しまたは整数演算を行う整数演算手段と、前記浮
動小数点演算手段において演算例外が発生した場合のト
ラップの起動の有無を指示するトラップマスク手段と、
前記トラップマスク手段がトラップの起動の禁止を指示
する場合には前記浮動小数点演算手段が浮動小数点演算
形式の命令に係る浮動小数点演算を実行中であっても前
記整数演算手段が後続する命令に係るオペランドの読出
しもしくは整数演算を並列に行(入 前記トラップマス
ク手段がトラップの起動の許可を指示する場合には前記
浮動小数点演算手段が浮動小数点演算形式の命令に係る
浮動小数点演算の実行を終了するまで前記整数演算手段
が後続する命令に係るオペランドの読出しもしくは整数
演算の実行を待機するように制御する制御手段とを備え
た浮動小数点演算処理装置であも作用 第1の発明は前記した構成により、前記浮動小数点演算
手段が浮動小数点演算形式の命令に係る浮動小数点演算
を実行中であって杖 前記命令解読手段が後続する汎用
レジスタ外オペランドの読出しを必要とする整数形式も
しくは浮動小数点形式の命令を解読した場合は汎用レジ
スタ外オペランドの読出しの指示を発行し 前記オペラ
ンド読出し手段がオペランドの読出しを並列に行うこと
により、オペランドの先行読出しを行う独立のバイブラ
インステージを設けることなく、汎用レジスタ以外のオ
ペランドの読出しを必要とする命令の実行を汎用レジス
タ以外のオペランドの読出しを必要としない命令の実行
と同等速度で実現することができも 第2の発明は前記した構成により、前記制御手段が前記
トラップマスク手段でトラップの起動の許可を指示する
場合は前記浮動小数点演算手段と前記整数演算手段との
並列実行を停止するように制御することにより、ハード
ウェアコストの増大と演算装置の回路段数の増加を伴う
ことなく、先行する浮動小数点演算形式の命令で実行例
外によるトラップが発生した場合における後続命令での
再実行環境の破壊を回避することができも また前記ト
ラップマスク手段がトラップの起動の禁止を指示する場
合は 前記浮動小数点演算手段において演算例外が発生
しても例外処理を行うトラップを起動せずにあらかじめ
定められた処理を行ったのちに後続する命令を実行する
た八 前記制御手段が前記浮動小数点演算手段と前記整
数演算手段とが並列に実行するように制御を行っても前
記した課題は発生しな(− 実施例 第1図は本発明の実施例における浮動小数点演算処理装
置の構成図を示すものであも 第1図において、 1は
命令コードの読出しを行う命令読出し装fiL2は命令
解読装置f、3はオペランドの読出しおよび、汎用レジ
スタを内部に持ち整数演算と浮動小数点演算とを行う演
算装置 4は演算装置3の内部の汎用レジスタ以外のオ
ペランドに演算結果の書込みを行うオペランド書込み装
置 5は図示しない外部記憶装置や外部入出力装置等を
接続する入出カバ入 6は命令読出し装置1からの命令
読出し要求と演算装置3からオペランド読出し要求とオ
ペランド書込み装置4からのオペランド書込み要求とを
調停し人出力バス5の制御を行うバス制御装置であム 
命令解読装置2(よ 命令読出し装置1から受取った命
令コードを解読するとともに 解読の結果 命令コード
が演算装置3の内部の汎用レジスタ以外のオペランドの
読出しを必要とする整数演算形式であると判定した場合
にはオペランドのアドレス計算を行ってオペランドアド
レスを含むオペランドの読出しに関する制御情報と整数
演算実行に関する制御情報とを順次演算装置3に発行し
 命令コードが演算装置3の内部の汎用レジスタ以外の
オペランドの読出しを必要としない整数演算形式である
と判定した場合には整数演算実行に関する制御情報のみ
を演算装置3に発行し 命令コードが演算装置3の内部
の汎用レジスタ以外のオペランドの読出しを必要とする
浮動小数点演算形式であると判定した場合にはオペラン
ドのアドレス計算を行ってオペランドアドレスを含むオ
ペランドの読出しに関する制御情報と浮動小数点演算実
行に関する制御情報とを順次演算装置3に発行し 命令
コードが演算装置3の内部の汎用レジスタ以外のオペラ
ンドの読出しを必要としない浮動小数点演算形式である
と判定した場合には浮動小数点演算実行に関する制御情
報のみを演算装置3に発行すム 演算装置3&戴 命令
解読装置2からオペランドの読出しに関する制御情報を
受取った場合は受取ったオペランドアドレスに基づいて
オペランドを読出L 命令解読装置2から整数演算実行
に関する制御情報を受取った場合は読出した汎用レジス
タ以外のオペランドまたは内部の汎用レジスタのオペラ
ンドを用いて整数演算を行しく 命令解読装置2から浮
動小数点演算実行に関する制御情報を受取った場合は読
出した汎用レジスタ以外のオペランドまたは内部の汎用
レジスタのオペランドを用いて浮動小数点演算を行う。
演算結果を汎用レジスタ以外のオペランドに書込む必要
がある場合はオペランド書込み装置4に演算結果を送出
すも 第2図は命令解読装置2および演算装置3に内蔵される
並列実行制御回路の構成図を示すものであも 第2図に
おいて、 7は浮動小数点演算中に演算例外が発生した
場合のトラップの起動の有無を指示するトラップマスク
レジスタで、 7a、、  7h。
7c、  7cL  7eはそれぞれ無効演算例外 零
除算例九 オーバフロー例外 アンダーフロー例へ結果
不正確例外に関するトラップ起動を示すトラップイネー
ブルビットで、いずれも論理1のときにトラップ起動を
許可し 論理0のときにトラップ起動を禁止すも 8は
演算装置3における浮動小数点演算が無効演算のときに
論理1を出力する無効演算検出回路 9は演算装置3に
おける浮動小数点演算が零除算のときに論理1を出力す
る零除算検出回廠10および11は論理積回路12は論
理和回路13は論理和回路12の出力で演算装置3にお
けるオペランドの読出しまたは整数演算と浮動小数点演
算との並列実行を禁止する並列実行禁止信号であも 以上のように構成された本実施例の浮動小数点演算処理
装置について、以下その動作を説明すもソースオペラン
ドがメモリでデスティネーションオペランドが汎用レジ
スタの浮動小数点演算形式の命令1および同形式の命令
2、ソースオペランドとデスティネーションオペランド
がともに汎用レジスタの整数演算形式の命令3からなる
命令シーケンスを実行する場合を例にあげも 命令1お
よび命令2は第3図の命令形式図に示す2ノ1−フワー
ド長(32ビツト)の命令で、第1ハーフワードはオペ
コードOPIとソースオペランドのアドレシング指定S
RCか社 第2ハーフワードはオペコードOP2とデス
ティネーションオペランドのアドレシング指定DEST
から構成されも 命令3はlハーフワード長(16ビツ
ト)の命令であa 最初ニドラップマスクレジスタ7における無効演算例外
トラップイネーブルビット7戊零除算例外トラップイネ
ーブルビット7h、  オーバフロー例外トラップイネ
ーブルビット7q アンダフロー例外トラップイネーブ
ルピッ)7(L 結果不正確例外トラップイネーブルビ
ット7eのすべてのビットが論理Oの場合を説明すも 
この場合は 命令1又は命令2で演算例外が発生しても
例外処理を行うトラップは起動されず、あらかじめ定め
られた処理(例えばオーバフロー例外発生時には無限大
を出力するなど)が行われ引き続いて次の命令が実行さ
れる。
第4図(a)はこのときの動作フロー図を示すものであ
4 同図は命令読出し装置1、命令解読装置2および演
算装置3で実行されている命令をクロック単位(lマシ
ンサイクルは1クロ・ツクとする)で示すとともへ 無
効演算検出回路8と零除算検出回路9での動作と並列実
行禁止信号13の状態を示していも 各装置における処
理に必要なり口・ツク数は 命令読出し装置1が1ワー
ド(32ビ・ント)あたり1クロツ久 命令解読装置2
が1ハーフワード(16ビツト)あたり1クロツ久 演
算装置3がオペランド読出し時1クロ・ν久 整数演算
実行時1クロック、浮動小数点演算実行時2クロ・ツク
としていも 各クロックにおける動作は次のようになも
 なお並列実行禁止信号13は論理Oであムクロックt
1: 命令読出し装置lが命令1を読出す。
クロックt2・ 命令解読装置2が命令1の第1ハーフワードを解読すa クロックt3 命令1の第1ハーフワードの解読結果に基づいて、演算
装置3が命令lソースオペランドをメモリから読出す。
命令解読装置2が命令1の第2ノ飄−フワードを解読す
4 命令し読出し装置1が命令2を読出す。
クロックt4: 演算装置3が命令1の浮動小数点演算の第1ステツプを
実行すも 同時に無効演算検出回路8と零除算検出回路
9がそれぞれ命令1の無効演算例外と零除算例外とを検
査すム 命令1無効演算例外または零除算例外の発生が
検出されても論理積回路lOおよび論理積回路11によ
り並列実行禁止信号13は論理Oの状態を保つ。命令解
読装置2が命令2の第1ハーフワードを解読すム クロックt5: 演算装置3が命令1の浮動小数点演算の第2スチップを
実行すム 演算装置3が浮動小数点演算を実行中である
が、 並列実行禁止信号13の論理0の状態により命令
解読装置2がオペランドの読出しに関する制御情報を演
算装置3に発行する。演算装置3は命令lの浮動小数点
演算の第2ステツプの実行と並列に命令2のソースオペ
ランドをメモリから読出す。命令解読装置2が命令2の
第2ハーフワードを解読すム 命令読出し装置1が命令
3を読出す。
クロックt6: 演算装置3が命令2の浮動小数点演算の第1ステツプを
実行すム 同時に無効演算検出回路8と零除算検出回路
9がそれぞれ命令2の無効演算例外と零除算例外とを検
査す4 命令2の無効演算例外または零除算例外の発生
が検出されても論理積回路10および論理積回路11に
より並列実行禁止信号13は論理0の状態を保つ。命令
解読装置2が命令3を解読すム クロックt7: 演算装置3が命令2の浮動小数点演算の第2スチツプを
実行す4 演算装置3が浮動小数点演算を実行中である
が、 並列実行禁止信号13の論理0の状態により命令
解読装置2が整数演算実行に関する制御情報を演算装置
3に発行す4 演算装置3は命令2の浮動小数点演算の
第2ステツプの実行と並列に命令3の整数演算を実行す
ム以上のように命令1はクロックt5で、命令2および
命令3はいずれもクロックt7で実行を完了すも 次く トラップマスクレジスタ7における無効演算例外
トラップイネーブルビット7aおよび零除算例外トラッ
プイネーブルピッ)7bが論理0てオーバフロー例外ト
ラップイネーブルビット7c。
アンダフロー例外トラップイネーブルビット7山結果不
正確例外トラップイネーブルビット7eの少なくとも1
つのビットが論理lの場合を説明すもこの場合、命令1
または命令2におけるトラップイネーブルビットが論理
lを示している演算例外の発生の有無によって動作が異
なム 先に いずれの演算例外も発生しない力\ もしくは発
生しても対応するトラップイネーブルビットが論理Oの
場合を説明すも 後者の場合は 例外処理を行うトラッ
プは起動されず、あらかじめ定められた処理(例えばオ
ーバフロー例外発生時には無限大を出力するなど)が行
われ引き続いて次の命令が実行されも 第4図(b)は
このときの動作フロー図を示すものであム 同図におけ
る各装置に必要なりロック数は第4図(a)に示すもの
と同じであム 各クロックにおける動作は次のようにな
a なお並列実行禁止信号13は論理lである。
クロックt1: 命令読出し装置1が命令1を読出す。
クロックt2: 命令解読装置2が命令lの第1ハーフワードを解読すも クロックt3: 命令1の第1ハーフワードの解読結果に基づいて、演算
装置3が命令1のソースオペランドをメモリから読出す
。命令解読装置2が命令1の第2ハーフワードを解読す
a 命令読出し装置lが命令2を読出す。
クロックt4: 演算装置3が命令、lの浮動小数点演算の第1ステツプ
を実行すも 同時に無効演算検出回路8と零除算検出回
路9がそれぞれ命令1の無効演算例外と零除算例外とを
検査する。命令1の無効演算例外または零除算例外の発
生が検出されても無効演算例外トラップイネーブルピッ
)7aと零除算例外トラップイネーブルビット7bがと
もに論理0であるからトラップは起動されなし−命令1
の無効演算例外または零除算例外の発生の有無にかかわ
らず並列実行禁止信号13は論理1の状態を保つ。
命令解読装置2が命令2の第1ハーフワードを解読すム クロックt5: 演算装置3が命令lの浮動小数点演算の第2ステツプを
実行すも 並列実行禁止信号13の論理lの状態により
命令解読装置2は命令2のオペランドの読出しに関する
制御情報の演算装置3への発行を待機すも クロックt6: 演算装置3での命令1の浮動小数点演算の第2ステツプ
の実行の終了と同時に命令解読装置2がオペランドの読
出しに関する制御情報を演算装置3へ発行し 演算装置
3が命令2のソースオペランドをメモリから読出す。命
令解読装置2が命令2の第2ハーフワードを解読すa 
命令読出し装置1が命令3を読出す。
クロックt7゜ 演算装置3が命令2の浮動小数点演算の第1ステツプを
実行すム 同時に無効演算検出回路8と零除算検出回路
9がそれぞれ命令2の無効演算例外と零除算例外とを検
査すム 命令2の無効演算例外または零除算例外の発生
が検出されても無効演算例外トラップイネーブルビット
7aと零除算例外トラップイネーブルビット7bがとも
に論理0であるからトラップは起動されなt〜 命令2
の無効演算例外または零除算例外の発生の有無にかかわ
らず並列実行禁止信号13は論理1の状態を保つ。
命令解読装置2が命令3を解読すも クロックt8: 演算装置3が命令2の浮動小数点演算の第2ステツプを
実行すa 並列実行禁止信号13の論理1の状態により
命令解読装置2は命令3の整数演算実行に関する制御情
報の演算装置3への発行を待機すム クロックt9: 演算装置3での命令2の浮動小数点演算の第2ステツプ
の実行の終了と同時に命令解読装置2がオペランドの整
数演算実行に関する制御情報を演算装置3への発行し 
演算装置3が命令3の整数演算を実行すも 以上のように命令1はクロックt5で、命令2はクロッ
クt8で、命令3はクロックt9で実行を完了すム 続いて、 トラップイネーブルビットが論理1を示して
いる演算例外が発生する場合を同じく第4図(b)を用
いて説明すム オーバフロー例外トラップイネーブルビ
ット7cが論理lで、命令2におけるオーバフロー例外
の発生を想定すると、クロックt8において例外の発生
が検出されてトラップが起動されも クロックt9以降
において例外処理が行われた後、命令3から実行が再開
される(命令3の演算実行はクロックt9ではない)。
このとき、命令3は初めて演算が実行されるた数 続出
しオペランドが書換えられていることはな(〜最後低 
トラップマスクレジスタ7における無効演算例外トラッ
プイネーブルビット7aおよび零除算例外トラップイネ
ーブルビット7bの少なくとも一方が論理1で、オーバ
フロー例外トラップイネーブルビット7c、  アンダ
フロー例外トラップイネーブルビット7山結果不正確例
外トラップイネーブルビット7eのすべてのビットが論
理0の場合を説明すも 無効演算例外トラップイネーブルピッ)7aが論理1で
無効演算例外が発生しない(無効演算検出回路8が論理
Oを出力する)場合あるいは零除算例外トラップイネー
ブルビット7bが論理1で零除算例外が発生しない(零
除算検出回路9が論理0を出力する)場合(上 例外処
理を行うトラップは起動されず、あらかじめ定められた
処理(例えば零除算例外発生時には無限大を出力するな
ど)が行われ引き続いて次の命令が実行されも いずれ
も論理積回路10または論理積回路11により並列実行
禁止信号13が論理Oの状態を保った嵌 命令シーケン
スの動作フローは第4図(a)と同一になム無効演算例
外トラップイネーブルビット7aが論理1で無効演算例
外が発生する(無効演算検出回路8が論理1を出力する
)場合あるいは零除算例外トラップイネーブルビット7
bが論理1で零除算例外が発生する(零除算検出回路9
が論理1を出力する)場合は トラップが起動されも 
無効演算例外トラップイネーブルピッ)7aが論理lで
、命令2における無効演算例外の発生を想定すると、命
令シーケンスの動作フローは次のようになもクロックt
5までの動作は第4図(a)と同様であムクロックt6
: 演算装置3が命令2の浮動小数点演算の第1ステツプを
実行すム 同時に無効演算検出回路8と零除算検出回路
9がそれぞれ命令1の無効演算例外と零除算例外とを検
査すム 命令2の無効演算例外の発生が検出され 無効
演算例外トラップイネーブルピッ)7aが論理1である
から論理積回路lOおよび論理和回路12の出力は論理
1になり、並列実行禁止信号13は論理1の状態に変わ
る。命令解読装置2が命令3を解読する。
クロックt7: 並列実行禁止信号13の論理1の状態により命令解読装
置2は命令3の整数演算実行に関する制御情報の演算装
置3への発行を待機していも 無効演算例外の発生によ
りトラップを起動すもクロック上8以降: 例外処理が行われ 終了丸 命令3から実行が再開され
る(命令3の演算実行はクロックt7ではない)。この
とき、命令3は初めて演算が実行されるた敢 続出しオ
ペランドが書換えられていることはな(− 以上のように本実施例によれば 演算装置3が浮動小数
点演算の第1ステツプの実行を終了した時点で命令解読
装置2が後続する命令のオペランドの読出しに関する制
御情報を演算装置3に発行し 演算装置3が浮動小数点
演算の第2ステツプの実行と並列にオペランドの読出し
を実行することにより、オペランドの先行読出しを行う
独立のパイプラインステージを設けることなく、汎用レ
ジスタ以外のオペランドの読出しを必要とする命令の実
行を汎用レジスタ以外のオペランドの読出しを必要とし
ない命令の実行と同等速度で実現することができも また本実施例によれば トラップマスクレジスタ7にお
いてオーバフロー例外発生時のトラップ起動の許可 ア
ンダフロー例外発生時のトラップ起動の許可 結果不正
確例外発生時のトラップ起動の許可のいずれかが指示さ
れている場合 またはトラップマスクレジスタ7におい
て無効演算例外発生時のトラップ起動の許可が指示され
かつ無効演算検出回路8が無効演算例外の発生を検出す
る場合 またはトラップマスクレジスタ7において零除
算例外発生時のトラップ起動の許可が指示されかつ零除
算検出回路9が零除算例外の発生を検出する場合は 演
算装置3が実行している浮動小数点演算が終了するまで
命令解読装置2からの後続する命令の整数演算実行に関
する制御情報またはオペランド読出しに関する制御情報
の発行を待機し 演算装置3における浮動小数点演算と
整数演算またはオペランド読出しとの並列実行を停止す
ることにより、ハードウェアコストの増大と演算装置の
回路段数の増加を伴うことなく、先行する浮動小数点演
算形式の命令で実行例外によるトラップが発生した場合
における後続命令での再実行環境の破壊を回避すること
ができもな耘 本実施例は無効演算検出回路8および零
除算検出回路9を設けて、それぞれの出力を論理積回路
10および論理積回路11において無効演算例外トラッ
プイネーブルビット7aおよび零除算例外トラップイネ
ーブルビット7bと論理積をとることによって、実際に
トラップが起動されるときだけ並列実行を停止している
力(無効演算例外と零除算例外についてもオーバフロー
例外 アンダフロー例外や結果不正確例外と同様にトラ
ップマスクレジスタ7においてトラップの起動の許可が
指示されているときは無条件に並列実行を停止するよう
にしてもよ(℃ その際6表 無効演算検出回路8、零
除算検出回路9、論理積回路10および論理積回路11
が不要になって、なお−層ハードウェアコストが削減さ
れる。
また 本発明実施例は実記憶対応としてアドレス変換機
構を考慮しなかった力交 仮想記憶対応の場合は命令読
出し装置1と演算装置3内のオペランド読出しを行う部
分、またはバス制御装置6にアドレス変換機構を組込ん
でもよL% 発明の詳細 な説明したようく 第1の発明によれは オペランドの
先行読出しを行う独立のパイプラインステージを設ける
ことなく、汎用レジスタ以外のオペランドの読出しを必
要とする命令の実行を汎用レジスタ以外のオペランドの
読出しを必要としない命令の実行と同等速度で実現する
ことができ、その実用的効果は太き(〜 また第2の発明によれは ハードウエアコストの増大と
演算装置の回路段数の増加を伴うことなく、先行する浮
動小数点演算形式の命令で実行例外によるトラップが発
生した場合における後続命令での再実行環境の破壊を回
避することができ、その実用的効果は大きしも
【図面の簡単な説明】
第1図は本発明の実施例における浮動小数点演算処理装
置のブロック医 第2図は同実施例における命令解読装
置2および演算装置3に内蔵される並列実行制御回路の
構成@ 第3図は浮動小数点演算形式の命令形式& 第
4FIAは同実施例における動作フロー図*≠tA第5
図は従来の浮動小数点演算処理装置のブロック医 第6
図は同従来例における動作フロー図であム ト・・・命令読出し装置 2・・・・命令解読装置3・
・・・演算装置 4・・・・オペランド書込み装置5・
・・・入出カバ入 6・・・・バス制御族fi7・・・
・トラップマスフレジス久 8・・・・無効演算検出同
区 9・・・・零除算検出同区10.11・・・・論理
積同区12・・・・論理和回路13・・・・並列実行禁
止信号。 第1図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)命令の読出しを行う命令読出し手段と、前記命令
    読出し手段から命令を受取って解読を行い、命令形式が
    内部に持つ汎用レジスタ以外のオペランドの読出しを必
    要とする整数演算形式のときは汎用レジスタ外オペラン
    ドの読出しの指示と整数演算の指示をを順次発行し、命
    令形式が内部に持つ汎用レジスタ以外のオペランドの読
    出しを必要としない整数演算形式のときは整数演算の指
    示のみを発行し、命令形式が内部に持つ汎用レジスタ以
    外のオペランドの読出しを必要とする浮動小数点演算形
    式のときは汎用レジスタ外オペランドの読出しの指示と
    浮動小数点演算の指示とを順次発行し、命令形式が内部
    に持つ汎用レジスタ以外のオペランドの読出しを必要と
    しない浮動小数点演算形式のときは浮動小数点演算の指
    示のみを発行する命令解読手段と、前記命令解読手段が
    発行する汎用レジスタ外オペランドの読出しの指示を受
    けてオペランドの読出しを行うオペランド読出し手段と
    、前記命令解読手段が発行する整数演算の指示を受けて
    整数演算を行う少なくとも汎用レジスタと演算器とから
    なる整数演算手段と、前記命令解読手段が発行する浮動
    小数点演算の指示を受けて浮動小数点演算を2サイクル
    以上のマシンサイクルを消費して行う少なくとも汎用レ
    ジスタと演算器とからなる浮動小数点演算手段とを備え
    、前記浮動小数点演算手段が浮動小数点演算形式の命令
    に係る浮動小数点演算を実行中であっても、前記命令解
    読手段が後続する汎用レジスタ外オペランドの読出しを
    必要とする整数形式もしくは浮動小数点形式の命令を解
    読した場合は汎用レジスタ外オペランドの読出しの指示
    を発行するとともに前記オペランド読出し手段がオペラ
    ンドの読出しを並列に行うことを特徴とする浮動小数点
    演算処理装置。
  2. (2)浮動小数点演算を2サイクル以上のマシンサイク
    ルを消費して行う浮動小数点演算手段と、オペランドの
    読出しまたは整数演算を行う整数演算手段と、前記浮動
    小数点演算手段において演算例外が発生した場合のトラ
    ップの起動の有無を指示するトラップマスク手段と、前
    記トラップマスク手段がトラップの起動の禁止を指示す
    る場合には前記浮動小数点演算手段が浮動小数点演算形
    式の命令に係る浮動小数点演算を実行中であっても前記
    整数演算手段が後続する命令に係るオペランドの読出し
    もしくは整数演算を並列に行い、前記トラップマスク手
    段がトラップの起動の許可を指示する場合には前記浮動
    小数点演算手段が浮動小数点演算形式の命令に係る浮動
    小数点演算の実行を終了するまで前記整数演算手段が後
    続する命令に係るオペランドの読出しもしくは整数演算
    の実行を待機するように制御する制御手段とを備えた浮
    動小数点演算処理装置。
  3. (3)トラップマスク手段が、浮動小数点演算手段にお
    いて無効演算例外が発生した場合のトラップの起動の有
    無を指示する第一のトラップマスク手段と、前記浮動小
    数点演算手段において零除算例外が発生した場合のトラ
    ップの起動の有無を指示する第二のトラップマスク手段
    と、前記浮動小数点演算手段においてオーバフロー例外
    が発生した場合のトラップの起動の有無を指示する第三
    のトラップマスク手段と、前記浮動小数点演算手段にお
    いてアンダフロー例外が発生した場合のトラップの起動
    の有無を指示する第四のトラップマスク手段と、前記浮
    動小数点演算手段において結果不正確例外が発生した場
    合のトラップの起動の有無を指示する第五のトラップマ
    スク手段とを含み、制御手段が前記第一から第五のトラ
    ップマスク手段のすべてがトラップの起動の禁止を指示
    する場合には前記浮動小数点演算手段が浮動小数点演算
    形式の命令に係る浮動小数点演算を実行中であっても整
    数演算手段が後続する命令に係るオペランドの読出しも
    しくは整数演算を並列に行い、第一から第五の少なくと
    も1つのトラップマスク手段がトラップの起動の許可を
    指示する場合には前記浮動小数点演算手段が浮動小数点
    演算形式の命令に係る浮動小数点演算の実行を終了する
    まで前記整数演算手段が後続する命令に係るオペランド
    読出しもしくは整数演算の実行を待機するように制御す
    る請求項2記載の浮動小数点演算処理装置。
  4. (4)浮動小数点演算を2サイクル以上のマシンサイク
    ルを消費して行う浮動小数点演算手段と、オペランドの
    読出しまたは整数演算を行う整数演算手段と、前記浮動
    小数点演算手段において無効演算例外が発生した場合の
    トラップの起動の有無を指示する第一のトラップマスク
    手段と、前記浮動小数点演算手段において零除算例外が
    発生した場合のトラップの起動の有無を指示する第二の
    トラップマスク手段と、前記浮動小数点演算手段におい
    てオーバフロー例外が発生した場合のトラップの起動の
    有無を指示する第三のトラップマスク手段と、前記浮動
    小数点演算手段においてアンダフロー例外が発生した場
    合のトラップの起動の有無を指示する第四のトラップマ
    スク手段と、前記浮動小数点演算手段において結果不正
    確例外が発生した場合のトラップの起動の有無を指示す
    る第五のトラップマスク手段と、前記浮動小数点演算手
    段における無効演算例外の発生を検出する無効演算検出
    手段と、前記浮動小数点演算手段における零除算例外の
    発生を検出する零除算検出手段と、前記第一のトラップ
    マスク手段がトラップの起動の禁止を指示するかまたは
    前記無効演算検出手段が無効演算例外の発生を検出しな
    い場合でかつ、前記第二のトラップマスク手段がトラッ
    プの起動の禁止を指示するかまたは前記零除算検出手段
    が零除算例外の発生を検出しない場合でかつ、第三から
    第五のいずれのトラップマスク手段もトラップの起動の
    禁止を指示する場合には前記浮動小数点演算手段が浮動
    小数点演算形式の命令に係る浮動小数点演算を実行中で
    あっても前記整数演算手段が後続する命令に係るオペラ
    ンドの読出しもしくは整数演算を並列に行い、前記第一
    のトラップマスク手段がトラップの起動の許可を指示し
    てかつ前記無効演算検出手段が無効演算例外の発生を検
    出するか、前記第二のトラップマスク手段がトラップの
    起動の許可を指示してかつ前記零除算検出手段が零除算
    例外の発生を検出するかもしくは、第三から第五の少な
    くとも1つのトラップマスク手段がトラップの起動の許
    可を指示する場合には前記浮動小数点演算手段が浮動小
    数点演算形式の命令に係る浮動小数点演算の実行を終了
    するまで前記整数演算手段が後続する命令に係るオペラ
    ンドの読出しもしくは整数演算の実行を待機するように
    制御する制御手段とを備えた浮動小数点演算処理装置。
JP2319008A 1990-11-21 1990-11-21 浮動小数点演算処理装置 Expired - Lifetime JP2682232B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2319008A JP2682232B2 (ja) 1990-11-21 1990-11-21 浮動小数点演算処理装置
GB9419923A GB2280766B (en) 1990-11-21 1991-11-19 Data processing apparatus and data processing method
GB9124523A GB2250616B (en) 1990-11-21 1991-11-19 Data processing apparatus and data processing method
US08/310,627 US5469552A (en) 1990-11-21 1994-09-22 Pipelined data processor having combined operand fetch and execution stage to reduce number of pipeline stages and penalty associated with branch instructions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2319008A JP2682232B2 (ja) 1990-11-21 1990-11-21 浮動小数点演算処理装置

Publications (2)

Publication Number Publication Date
JPH04188229A true JPH04188229A (ja) 1992-07-06
JP2682232B2 JP2682232B2 (ja) 1997-11-26

Family

ID=18105474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2319008A Expired - Lifetime JP2682232B2 (ja) 1990-11-21 1990-11-21 浮動小数点演算処理装置

Country Status (3)

Country Link
US (1) US5469552A (ja)
JP (1) JP2682232B2 (ja)
GB (1) GB2250616B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536726B2 (ja) * 1993-07-07 1996-09-18 日本電気株式会社 マイクロプロセッサ
US5933651A (en) * 1995-09-29 1999-08-03 Matsushita Electric Works, Ltd. Programmable controller
US5898877A (en) * 1996-02-29 1999-04-27 Sanyo Electric Co., Ltd. Processor using special instruction set to enhance exception handling
US6157988A (en) 1997-08-01 2000-12-05 Micron Technology, Inc. Method and apparatus for high performance branching in pipelined microsystems
US6216222B1 (en) * 1998-05-14 2001-04-10 Arm Limited Handling exceptions in a pipelined data processing apparatus
US6112294A (en) * 1998-07-09 2000-08-29 Advanced Micro Devices, Inc. Concurrent execution of multiple instructions in cyclic counter based logic component operation stages
US7240186B2 (en) * 2001-07-16 2007-07-03 Hewlett-Packard Development Company, L.P. System and method to avoid resource contention in the presence of exceptions
US10409614B2 (en) 2017-04-24 2019-09-10 Intel Corporation Instructions having support for floating point and integer data types in the same register
US10474458B2 (en) 2017-04-28 2019-11-12 Intel Corporation Instructions and logic to perform floating-point and integer operations for machine learning
US11620153B2 (en) * 2019-02-04 2023-04-04 International Business Machines Corporation Instruction interrupt suppression of overflow exception
AU2020241262A1 (en) 2019-03-15 2021-11-04 Intel Corporation Sparse optimizations for a matrix accelerator architecture
EP4024223A1 (en) 2019-03-15 2022-07-06 Intel Corporation Systems and methods for cache optimization
US12013808B2 (en) 2019-03-15 2024-06-18 Intel Corporation Multi-tile architecture for graphics operations
US11934342B2 (en) 2019-03-15 2024-03-19 Intel Corporation Assistance for hardware prefetch in cache access

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229648A (ja) * 1983-03-31 1984-12-24 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン マイクロプロセツサ
JPH0210427A (ja) * 1988-02-29 1990-01-16 Mips Computer Syst Inc 精密浮動小数点例外用の方法及び装置
JPH03158928A (ja) * 1989-11-16 1991-07-08 Mitsubishi Electric Corp データ処理装置
JPH04130537A (ja) * 1990-09-20 1992-05-01 Matsushita Electric Ind Co Ltd データ処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1148471A (en) * 1965-04-05 1969-04-10 Ibm Data processing apparatus
US4928223A (en) * 1982-10-06 1990-05-22 Fairchild Semiconductor Corporation Floating point microprocessor with directable two level microinstructions
US4521851A (en) * 1982-10-13 1985-06-04 Honeywell Information Systems Inc. Central processor
JPS61160142A (ja) * 1984-12-29 1986-07-19 Hitachi Ltd デ−タ処理装置
US4763294A (en) * 1985-12-19 1988-08-09 Wang Laboratories, Inc. Method and apparatus for floating point operations
DE3751503T2 (de) * 1986-03-26 1996-05-09 Hitachi Ltd Datenprozessor in Pipelinestruktur mit der Fähigkeit mehrere Befehle parallel zu dekodieren und auszuführen.
JPH0766324B2 (ja) * 1988-03-18 1995-07-19 三菱電機株式会社 データ処理装置
JPH07120283B2 (ja) * 1988-04-01 1995-12-20 株式会社東芝 マイクロプロセッサ
US5155817A (en) * 1988-04-01 1992-10-13 Kabushiki Kaisha Toshiba Microprocessor
JP2858140B2 (ja) * 1988-10-19 1999-02-17 アポロ・コンピューター・インコーポレーテッド パイプラインプロセッサ装置および方法
JP2810068B2 (ja) * 1988-11-11 1998-10-15 株式会社日立製作所 プロセッサシステム、コンピュータシステム及び命令処理方法
US5241635A (en) * 1988-11-18 1993-08-31 Massachusetts Institute Of Technology Tagged token data processing system with operand matching in activation frames
US4961162A (en) * 1989-01-13 1990-10-02 International Business Machines Corporation Multiprocessing system for performing floating point arithmetic operations
US5226166A (en) * 1989-02-10 1993-07-06 Mitsubishi Denki K.K. Parallel operation processor with second command unit
US5239633A (en) * 1989-03-24 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Data processor executing memory indirect addressing and register indirect addressing
JP2710994B2 (ja) * 1989-08-29 1998-02-10 三菱電機株式会社 データ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229648A (ja) * 1983-03-31 1984-12-24 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン マイクロプロセツサ
JPH0210427A (ja) * 1988-02-29 1990-01-16 Mips Computer Syst Inc 精密浮動小数点例外用の方法及び装置
JPH03158928A (ja) * 1989-11-16 1991-07-08 Mitsubishi Electric Corp データ処理装置
JPH04130537A (ja) * 1990-09-20 1992-05-01 Matsushita Electric Ind Co Ltd データ処理装置

Also Published As

Publication number Publication date
US5469552A (en) 1995-11-21
JP2682232B2 (ja) 1997-11-26
GB2250616A (en) 1992-06-10
GB2250616B (en) 1995-07-12
GB9124523D0 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
US5067069A (en) Control of multiple functional units with parallel operation in a microcoded execution unit
US5109495A (en) Method and apparatus using a source operand list and a source operand pointer queue between the execution unit and the instruction decoding and operand processing units of a pipelined data processor
US4740893A (en) Method for reducing the time for switching between programs
JPS63131230A (ja) 情報処理装置
JPH07248897A (ja) コンピュータ・システムにおける例外からの回復方法、及びそのための装置
JPH04188229A (ja) 浮動小数点演算処理装置
JP2620511B2 (ja) データ・プロセッサ
JP3556246B2 (ja) パイプラインプロセッサにおける割込み処理のための装置
JPH0760388B2 (ja) パイプライン制御回路
JPH0391029A (ja) データ処理装置
JP2690406B2 (ja) プロセッサおよびデータ処理システム
JPS60178580A (ja) 命令制御方式
JPS6236575B2 (ja)
KR100278136B1 (ko) 데이타처리장치 및 데이타처리방법
JP2004508607A (ja) 例外ルーチンを有するプロセッサのレジスタライトトラフィックを減じる装置及び方法
JP2511063B2 (ja) パイプライン制御方式
JP2532560B2 (ja) 高機能な例外処理を行うデ―タ処理装置
JP3490191B2 (ja) 計算機
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JP2503223B2 (ja) 先行制御方式
JPH06162067A (ja) ベクトル命令制御装置および制御方法
JP2924004B2 (ja) 命令コード転送方式
JPH02254541A (ja) 条件分岐命令の制御方式
JPH03164945A (ja) データ処理装置
JPS6047617B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 14