JPH0380304A - シーケンス処理におけるタイマ，カウンタの処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野】

本発明はシーケンス制御プログラムとしてのラダー演算
を実行するプロセッサであって、タイマ。 カウンタの処理に必要な計時、計数機能を持たぬ専用プ
ロセッサ、 外部の被制御機器と交信しつつ、前記専用プロセッサの
ためのタイマ、カウンタ処理等を行って、この専用プロ
セッサに前記ラダー演算を行わせる汎用プロセッサ、 を備えたシーケンス制御装置としてのいわゆるプログラ
マブル・コントローラのシーケンス処理におけるタイマ
、カウンタの処理方法に関するもので、 特に汎用プロセッサのタイマ１．カウンタ処理のための
無駄時間を極力削減し得るようにしたシーケンス処理に
けおるタイマ、カウンタの処理方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。

【従来の嫁術】

いわゆるプログラマブル・コントローラは太きく分けて
、 ■コントローラの外界とのデータ・インタフェイス（通
信、マン−マシーン等）、 ■各種制御のための数値演算、 ■シーケンス制御のための論理演算、 の機能を有しており、これらの機能を実現するためにマ
イクロコンピュータが使用されている。 このうち、シーケンス制御のための論理演算は演算の単
位がビットであるために８ビツト、１６ビツト、３２ビ
ツトと高級化しつつあるマイクロプロセッサにとっては
、極めて煩雑で処理速度の点からも効率の悪い演算であ
る。しかるに、この種のシーケンス処理演算そのものは
簡単な論理演算の組合わせで実現できることから、近年
はゲートアレイに代表されるＡ　Ｓ　Ｉ　Ｃ（Ａｐｐｌ
ｉｃａｔｉｏｎ　５ｐｅｃｉｆｉｃＩＣ）の普及とあい
まって、プログラマブル・コントローラのメーカが独自
に開発した専用のプロセッサ（例えば後述の第２５図の
２）に第２６図に示すようなラダー図表現されたシーケ
ンス処理を直接行わせる方式が採用されている。なおこ
のラダー図における記号の意味はつぎの通りである。 −Ｉ）−：Ａ接点 →トー　：Ｂ接点 一７二　　二輪理反転 −（＞−一：　　（リレーの）コイル −ＥＴＯＮ）−：オンデイレイ・タイマ第２５図はこの
ようなプログラマブル・コントローラのシステム構成例
を示すブロック図である。 同図で汎用マイクロコンピュータ（汎用プロセッサとも
いう）１は数値演算処理に関しては入力インクフェイス
４を介して入力したデータに対してアプリケーション・
プログラムに従って各種数値演算を施して出力インタフ
ェース５を介して出力する。またシーケンス処理に関し
ては同じく入力インタフェース４を介して入力したデー
タ及び数値演算結果に基づいた論理データをコモンメモ
リ３にセットし、起動信号Ｓｔｒにて論理演算用の専用
プロセッサ２を起動する。専用プロセッサ２は汎用プロ
セッサ１によって起動されると汎用プロセッサｌがコモ
ンメモリ３にセットしたビット・データを参照・更新し
ながら、予めコモンメモリ３に格納されているシーケン
ス処理のためのアプリケーション・プログラムを実行す
る。専用プロセッサ２は一連のシーケンス処理が終了す
ると、汎用プロセッサ１に対して、例えば割り込み要求
信号Ｒｅｑを使って、処理が終了したことを通知する。 汎用プロセッサ１は専用プロセッサ２によるシーケンス
処理の終了したことで、コモンメモリ３からシーケンス
処理の結果であるビット情報を読出して出力インタフェ
ース５を介して外部に出力したり、数値演算に使用する
。 一般にシーケンス処理では純粋なプール代数演算ともい
うべきビット単位の論理演算例えば論理演算、論理和演
算、論理の反転等と、これに伴うビットデータの参照・
更新とともに、論理演算結果による時限（タイマ）処理
及び計数（カウンタ）処理が要求される。このようなタ
イマの種別としては次のようなものがある。 ■遅延要素としてオンリオフの変化のみを遅延させるオ
ンデイレイ・タイマ、 ■オンデイレイ・タイマとは逆にオンリオフの変化のみ
を遅延させるオフデイレイ・タイマ、■入力のオフ−オ
ンの変化に対して出力を一定期間保持するワンショット
・タイマ（モノステーブル・タイマともいう）、 ■ワンショット・タイマの一種で連続的な入力のオフ−
オン変化に対しても出力を保持し続けるリトリガブル・
ワンショット・タイマ（以下、簡単のためのリトリガブ
ル・タイマと記す）。 これらのタイマの処理はいずれの場合も入力の論理値或
いはその変化に対し、周期的に起動されるプログラムの
実行回数を計数してタイムベース（＝実行周期）×実行
回数の形で時間管理を行う。 一方、カウンタの種別としては、次のようなものがある
。 ■入力のオフ−オン変化の回数を０から増加方向に計数
してあらかじめ設定しである設定値と大小比較し、その
比較結果の論理値をカウンタ出力とするアップ・カウン
タ、 ■アップ・カウンタとは逆に設定値から順次減算してそ
の値が０か否かをカウンタ出力とするダウン・カウンタ
。 以上のような各種のタイマ処理、カウンタ処理いずれの
場合も論理演算的な要素とともに数値演算の要素も含ま
れるために前記のような論理演算専用のプロセッサ２の
みでその機能を実現することは困難である。そこで従来
は前記のような論理演算専用プロセッサ２を使用する場
合でも、タイマ、カウンタ処理は汎用のプロセッサｌが
行う方式を採用している。この場合、タイマ、カウンタ
に相当する命令は他の論理演算命令と混在した形になっ
ているために、タイマ、カウンタの起動・計数にかかわ
る論理演算結果に応じて直ちにタイマ、カウンタの演算
処理を行う必要があるばかりでなく、タイマ、カウンタ
処理の結果をその後の論理演算に直ちに反映される必要
がある。このため、シーケンス処理に含まれる一般の論
理演算（専用のプロセッサ２で処理する）とタイマ、カ
ウンタ処理（通常の汎用プロセッサ１が処理する）を分
離することができずに、この２種類の処理が入り乱れて
実行されることになる。具体的な動作例を第２７図のタ
イ名ング・チャートに示す。同図（３）、　（１）のよ
うにシーケンス処理を実行させるべく汎用プロセッサ１
により時点τ１において、起動された論理演算専用のプ
ロセッサ２がその実行過程の時点τ２でタイマ、カウン
タ処理に相当する命令を見つけると論理演算を中断して
汎用プロセッサ１に対して割込みを発生してその旨（処
理要求）を通知し、汎用プロセッサ１は同図（２）の割
込処理の中で専用プロセッサ２が演算を中断したプログ
ラム位置から具体的なタイマ、カウンタの種別及びタイ
マ、カウンタの計数値及び出力のビットメモリ・アドレ
スを識別するための番号を解析するとともにタイマ、カ
ウンタの入力に相当するビット情報に応じてタイマ、カ
ウンタ処理を行い、その結果に基づいてタイマ、カウン
タの論理出力に対応するコモンメモリ３のビットデータ
を更新する。その後、時点τ３において、汎用プロセツ
サ１はタイマ、カウンタ命令の直後の命令から再度、専
用プロセッサ２を起動して専用プロセッサ２がラダー図
のシーケンス処理をすべて終了するまで上記の手順を繰
返す。そして専用プロセッサ２によるラダー図の−通り
のシーケンス処理（第２７図（１））は汎用プロセッサ
ｌによって所定の（例えば１０ｍ５の）起動周期（タイ
ムベースともいう）Δｔごとに繰返される。

【発明が解決しようとする課題】

このように割込みを介して専用プロセッサ２と汎用プロ
セッサ１が入り乱れて処理を行う方式では第２８図の汎
用マイクロプロセッサ１の動作フローチャートで示すよ
うにタイマ、カウンタ１命令ごとに、 ■割込み処理プログラムの起動に伴う汎用プロセッサの
内部レジスタ群の退避（ステップ１０１）、■割込み処
理発生要因の解析（タイマ、カウンタの区別１個別番号
の解析）（ステップ１０２〜１０７）、■前項■の解析
結果及び専用プロセッサの途中演算結果（タイマ・カウ
ンタの入力〉に基づいたタイマ処理或いはカウンタの処
理演算（ステップ１０２Ａ〜１０７Ａ）、 ■専用プロセッサ再起動のためのデータ設定処理（ステ
ップ１０８）、 ■割込み発生時点のプログラムに復帰するための処理（
レジスタ群の復帰、割込み制御回路のリセット等）（ス
テップ１１０）、 が発生するが、このうち実質的なタイマ、カウンタ処理
は■項の処理のみで他はこの処理の起動要因に割込みを
使用したために生じたいわゆるオーバヘッドであり、そ
れが汎用プロセッサの負担となり他の数値演算処理の演
算時間を圧迫して処理全体のスループットを低下させる
という問題点を有していた。 そこで本発明は前記のオーバヘッドを極力減じ得るよう
なシーケンス処理におけるタイマ、カウンタの処理方法
を提供し、前記の問題を解消することを課題とする。

【課題を解決するための手段】

前記の課題を解決するために本発明の方法は、ｒコモン
メモリ（３など）を読み書きしつつ、シーケンス制御プ
ログラムとしてのラダー演算を実行するプロセッサであ
って、タイマ、カウンタの処理に必要な計時、計数機能
を持たぬ専用プロセッサ（２など）、 （人、出力インタフェース４，５などを介し）外部の被
制御機器と交信しつつ、前記コモンメモリを介し前記専
用プロセッサとデータを授受して該専用プロセッサに前
記ラダー演算を行わせる汎用プロセッサ（１など）、 を備えたシーケンス制御装置であって、前記汎用プロセ
ッサは当該時点に必要なデータを前記コモンメモリに書
込んで（起動信号Ｓｔｒなどを介し）前記専用プロセッ
サを起動し、該専用プロセッサに該データを用いた前記
ラダー演算を開始させ、 前記専用プロセッサは前記ラダー演算の実行途上におい
て、各種のタイマまたはカウンタの処理命令に遭遇する
つど、前記汎用プロセッサに当該処理命令に対応する割
込処理を行わせて、その処理データを受取り、再び前記
ラダー演算を統行し、前記ラダー演算の実行を終了する
と、前記汎用プロセッサにこの終了を告げる割込信号を
発し、前記汎用プロセッサは該割込信号に基づいて前記
コモンメモリから前記専用プロセッサの処理データを読
取って必要な処理を行い、この処理等に基づき再び前記
のように前記コモンメモリに必要なデータを書込んで前
記専用プロセッサを起動する動作を所定の周期で繰返す
シーケンス制御装置において、 前記専用プロセッサが実行する前記ラダー演算中におけ
る各種のタイマまたはカウンタの処理命令を、それぞれ
この処理命令に対応した所定の論理変数（Ｔｘｎ＝Ｔｚ
ｎ、　ＴＱｎ、　Ｔｎ、　Ｃｘｎ、　Ｃｙｎ、　ＣＱｎ
。 Ｃｎなど）を含んだ、所定の（部分ラダー１１〜１６な
どで示される）部分的なラダー演算に置換え、前記専用
プロセッサが、この論理変数を読み書きしつつ、前記汎
用プロセッサに対し少なくとも前記タイマまたはカウン
タの処理命令に関わる割込処理を要求することなく、前
記汎用プロセッサの起動に基づくラダー演算をその終了
まで実行するようし、 前記汎用プロセッサは少なくとも前記専用プロセッサの
ラダー演算の終了後から次回の専用プロセッサの起動ま
での間に、前記タイマまたはカウンタの処理命令に対応
し、それぞれ当該の前記論理変数を用い、計時または計
数を含む所定の処理（以下タイマ・カウンタ処理という
）を行うようにすることにより、 前記汎用プロセッサは当該の前記論理変数が計時または
計数条件を満たす前記タイマ・カウンタ処理ごとに１つ
づつ計時まは計数動作を行い、この計時値または計数値
が当該タイマ・カウンタ処理に対して予め設定された所
定の計時値または計数値に到達すると、その直後におけ
る前記専用プロセッサの起動時に、当該の所定の論理変
数（ＴＱｎ、　ＣＱｎなど）を介して計時満了または計
数満了の旨を前記専用プロセッサに伝えるように１する
ものとする。

【作用】

従来のタイマ、カウンタ処理では専用のプロセッサ２が
シーケンスの論理演算処理を行う過程でタイマ、カウン
タ命令を見つけるごとに汎用プロセッサ１のタイマ、カ
ウンタ処理を起動し、専用プロセッサ２の処理と汎用プ
ロセッサ１の処理が第２７図のタイミングチャートのよ
うに入り混じった形で処理されていたのに対して、本発
明では第１図のタイミングチャートに示すように専用プ
ロセッサ２の実行するシーケンス処理とは独立に、かつ
専用プロセッサ２からの割込み要求によらずに、汎用プ
ロセッサ１がタイマ、カウンタ処理をまとめて実行し、
その結果を反映したビットデータに基づいて専用プロセ
ッサ２の論理演算を実行させる。 これにともなって、論理演算とタイマ、カウンタ演算相
互の情報伝達及び本来連続して処理すべき論理演算とタ
イマ、カウンタ演算を分離して実行することによって発
生する無駄時間を補償するための補助的な論理変数（ラ
ダー図上の補助接点）を設け、従来のタイマ、カウンタ
命令に代えて専用プロセッサだけで処理できる論理演算
にこの論理変数を組合わせるようにする。

【実施例】

以下第１図ないし第２６図に基づいて本発明の詳細な説
明する。本発明のハードウェア上の構成は第２５図に示
した従来技術における構成例と同じである。汎用プロセ
ッサ１は制御動作に先立つ前処理として、制御電源投入
直後の初期化処理時、或いはストアード・プログラム方
式のシーケンス処理に対するプログラムのローディング
時に、第２６図のようなラダー図で表現されたシーケン
ス処理を個々の論理演算命令に対応した専用プロセッサ
２のマシン・コードに翻訳しながらコモンメモリ３へ格
納する。このとき第３図ないし第８図の（Ａ）にそれぞ
れ示したオンデイレイ・タイマ、オフデイレイ・タイマ
、ワンシゴット・タイマ、リトリガブル・タイマ、アッ
プ・カウンタおよびダウン・カウンタ（の処理命令）を
みつけると、この命令部分をそれぞれこの第３図〜第８
図の（Ｂ）に点線ブロックで囲んで示した部分ラダー１
１〜１６に示したような単純な論理演算の組合わせに置
換えてそのマシン・コードをコモンメモリ３へ格納する
とともに、後で汎用プロセッサ１がタイマ、カウンタ処
理を専用プロセッサ２からの割込要求なしでも実行でき
るように前記部分ラダー１１〜１６にそれぞれ対応する
タイマ命令或いはカウンタ命令が使用されていることを
メモリ等に登録する。 次に具体的なカイマ、カウンタの種別ごとにその部分ラ
ダーの構成とこれに対応する汎用プロセッサの処理を説
明する。 （１）オンデイレイ・タイマ： 単一のオンデイレイ・タイマ命令に代わって実際に専用
プロセッサ２が実行する論理演算を第３図の部分ラダー
１１のような論理演算の組合せに置換えるとともに汎用
プロセッサ１が実行するオンデイレイ・タイマ処理を第
９図のフローチャートのように変更する。なお、第３図
および第９図中の符号の意味は次の通りである。 ｔｓｎ：当該のタイマ（この場合オンデイレイ・タイマ
）の設定時限で、当該の部分ラダー（この場合１１）の
命令コードに対応して予めコモンメモリ３に設定される
値である。 ｔｎ　：汎用プロセッサ１のタイマ演算中、タイマ演算
周期（タイマベースともいう）Δｔごとに更新（この場
合インクリメント）される変数としての計時値である。 Δｔ：前記のタイマ演算用タイムベースである。 Ｔｘｎ：第３図ではリレーコイルの記号が用いられてい
るが、ここでは慣習上補助接点と呼ばれる論理変数の１
つである。この接点データ（論理値）Ｔｘｎは専用プロ
セッサ２によってコモンメモリ３に書込まれるもので、
第９図の処理では、この論理値Ｔｘｎが汎用プロセッサ
１によって参照される。 この例ではＴｘｎが１”　（オン）かＯ″（オフ）かに
応じて汎用プロセッサ１がタイマ演算を行うか否かの条
件が定められる。 ＴＱｎ：補助接点と呼ばれる論理変数である。この接点
データ（論理値）は汎用プロセッサ１により、当該のタ
イマ処理（この例では第９図の処理）の結果としてコモ
ンメモリ３に書込まれ、専用プロセッサ２によって参照
される。なおこの例ではＴＱｎが“０”　（オフ）であ
れば、非計時または計時未了状態を意味し、ＴＱｎが°
“１″　（オン）であれは計時満了状態を意味する。 Ｔｎ　：タイマ出力（接点）と呼ばれる論理変数である
。この接点データ（論理値）は専用プロセッサ２により
当該タイマの部分ラダーの演算結果としてコモンメモリ
３に書込まれる。 なお上記の各符号中の添字内のｎは当該タイマの番号を
示す。 さて第９図の処理は第１図で示すように周期Δｔごとに
起動される専用プロセッサ２のラダー論理演算（第１図
（１））の１回毎に、該ラダー論理演算の起動タイもン
グτ１１とは独立に時点τｌＯから開始される第１図（
２）の処理内で起動される。第９図においてこのオンデ
イレイタイマへの入力に相当する補助接点Ｔｘｎのオフ
→オンの変化に対応して指定された遅延時間ｔｓｎ後に
補助接点ＴＱｎをオンし、補助接点Ｔｘｎがオフの場合
は直ちに補助接点ＴＱｎをオフする。 第１５図はこの部分ラダー１１の処理を実行させるため
の簡単なラダー図を示し、第２０図は第１５図の動作の
タイミングを示す、第２０図に示すように、第１５図の
ラダー図ではオンデイレイ・タイマの入力接点Ａがオン
しても補助接点ＴＱｎがオンするまではタイマ出力接点
Ｔｎはオフのままであって、補助接点ＴＱｎのオンで始
めてタイマ出力接点Ｔｎがオンする。逆に、タイマ入力
接点Ａがオフすると補助接点ＴＱｎの状態に関係なくタ
イマ出力接点Ｔｎはオフする。このように汎用プロセッ
サｌのオンデイレイ・タイマ処理でオン／オフする補助
接点ＴＱｎを介在させることによりオンデイレイ・タイ
マの動作を実現することができる。 オンデイレイ・タイマのタイマ時限設定値ｔｓｎが０の
ときは補助接点ＴＱｎを常にオンさせておくことでタイ
マ入力のオン／オフに対して汎用プロセッサ１のソフト
ウェア処理の介在なしで直ちに追従する。 （２）オフデイレイ・タイマ： 単一のオフデイレイ・タイマ命令に代わって実際に専用
プロセッサ２が実行する論理演算を第４図の部分ラダー
１２のような論理演算の組合せに置換えるとともに汎用
プロセッサ１が実行するオフデイレイ・タイマ処理を第
１０図のフローチャートのように変更する。なお第４図
および第１０図中の符号の意味は第３図および第９図と
同様である。 この第１Ｏ図の処理は第９図と同様に専用プロセッサ２
のラダー論理演算の１回毎に、ラダー論理演算の起動タ
イミングとは独立に第１図（２）の処理内で起動される
。この第１０図において、このオフデイレイ・タイマ入
力の反転に相当する補助接点Ｔｘｎのオフ→オンの変化
に対して指定された遅延時間ｔｓｎ後に補助接点ＴＱｎ
をオンし、補助接点Ｔｘｎがオフの場合は直ちに補助接
点ＴＱｎをオフする。 第１６図はこの部分ラダー１２の処理を実行させるため
の簡単なラダー図を示し、第２１図は第１６図の動作の
タイミングを示す。第２１図に示すように第１６図のラ
ダー図ではオフデイレイ・タイマの人力接点Ａがオンす
ると補助接点ＴＱｒ＋の状態に関係なくタイマ出力接点
Ｔｎはオンする。逆に、人力接点Ａがオフしても補助接
点ＴＱｎがオンするまではタイマ出力接点Ｔｎはオンの
ままであって、補助接点ＴＱｎのオンではじめてタイマ
出力接点Ｔｎがオフする。このように汎用プロセッサ１
のオフデイレイ・タイマ処理でオン／オフする補助接点
ＴＱｎを介在させることによりオフデイレイ・タイマの
動作を実現することができる。 オフデイレイ・タイマの時限設定値ｔｓｎが０のときは
補助接点ＴＱｎを常にオンさせておくことでタイマ人力
のオン／オフに対して汎用プロセッサｌのソフトウェア
処理の介在なしで直ちに追従する。 （３）ワンショット・タイマ（モノステーブル・タイマ
）： 単一のワンショット・タイマ命令に代わって実際に専用
プロセッサ２が実行する論理演算を第５図の部分ラダー
１３のような論理演算の組合せに置換えるとともに汎用
プロセッサｌが実行するワンショット・タイマ処理を第
１１図のフローチャートのように変更する。なお第５図
および第１１図中の新たな符号の意味は次の通りである
。 Ｔｙｎ：補助接点と呼ばれる論理変数である。この接点
データ（論理（ＩＦ）は、この場合、汎用プロセッサｌ
によってコモンメモリ３に書込まれるデータであり、こ
のワンショット・タイマを有効化するか否かの初期条件
の設定に用いられている。 この第１１図の処理も、第９図、第１０図と同様に第１
図（２）の処理内で起動される。第１１図において、こ
のワンショットタイマ出力Ｔｎがオン状態の場合、設定
時間ｔｓｎの間補助接点ＴＱｎをオンする。 第１７図はこの部分ラダー１３の処理を実行させるため
の簡単なラダー図を示し、第２２図は第１７図の動作の
タイ逅ングを示す。第２２図に示すように、第１７図の
ラダー図ではワンショット・タイマの人力接点Ａがワン
ショト・タイマの起動条件であるオフ→オンの変化を生
ずると、その時の入力Ａのオンとその前回値を表す補助
接点Ｔｘｎ（前回値はオフ）の反転Ｔｘｎとの論理積が
成立して補助接点ＴＱｎのオン／オフに無関係にタイマ
出力接点Ｔｎはオンする。その後は、入力のオフ→オン
の変化がない限り前記の論理積は成立しないが、その反
転（オフの反転すなわちオン）と汎用プロセッサ１のソ
フトウェアで更新する補助接点ＴＱｎとの論理積により
ワンショット・タイマの出力接点Ｔｎのオン／オフが決
定される。従って、この状態では補助接点ＴＱｎがオン
であり続ける限り出力接点Ｔｎ　もオンし続ける。 ワンショット・タイマのタイマ時限設定値ｔｓｎ＝０の
場合は補助接点Ｔｙｎを常にオフとすることで入力のオ
ン／オフに関係なく出力をオフに保つ。 設定時限ｔｓｎ≠Ｏの場合は逆に補助接点Ｔｙｎを常に
オンとすることでラダー図後段の論理演算及びソフトウ
ェアによる処理が有効になるようにする。 （４）リトリガブル・ワンショット・タイマ：単一のリ
トリガブル・ワンショット・タイマ命令に代わって実際
に専用プロセッサ２が実行する論理演算を第６図の部分
ラダー１４のような論理演算の組合せに置換えるととも
に、汎用プロセッサｌが実行するリトリガブル・ワンシ
ョット・タイマ処理を第１２図のフローチャートのよう
に変更する。なお第６図、第１２図中の新たな符号の意
味は次の通りである。 Ｔｙｎ：補助接点と呼ばれる論理変数である。この接点
データ（論理値）は、この場合、専用プロセッサ２によ
って書込まれる。 Ｔｚｎ：補助接点と呼ばれる論理変数であるこの接点デ
ータ（論理値）はこの場合、汎用プロセッサ１によって
書込まれ、このタイマを有効化するか否かの初期条件の
設定に用いられている。 第１２図の処理も第１図（２）の処理内で起動される。 この第１２図においてタイマ出力Ｔｎ及び補助接点Ｔｘ
ｎのオン／オフに応じて補助接点ＴＱｎをオン／オフす
る。 第１８図はこの部分ラダー１４の処理を実行させるため
の簡単なラダー図を示し、第２３図は第１８図の動作の
タイミングを示す。第２３図に示すように、第１８図の
ラダー図ではリトリガブル・タイマの入力接点Ａがリト
リガブル・タイマの起動条件であるオフ−オンの変化を
生ずると、そのときの入力Ａのオンとその前回値を表す
補助接点Ｔｙｎ（前回値はオフ）の反転Ｔｙｎとの論理
積が成立して補助接点Ｔｘｎがオンするとともに補助接
点ＴＱｎのオン／オフに無関係に出力接点Ｔｎはオンす
る。その後、入力のオフ−オンの変化がない限り前記の
論理積は成立しないが汎用プロセッサ１のプログラムで
制御する補助接点ＴＱｎがオンし続ける限り、補助接点
Ｙｙｎに相当する論理値の反転（オフの反転すなわちオ
ン）と補助接点ＴＱｎとの　論理積により出力接点Ｔｎ
もオンし続ける。 第１２図のフローチャートで示される汎用プロセッサ１
のプログラムではタイマ入力のオフ−オンの変化時のみ
オンとなる補助接点ＴｘｎＯ値に基づいてタイマ入力の
オフ−オンの変化時にソフトウェアによるタイマ値ｔｎ
を０から起算しなおすことでリトリガブル動作を実現す
る。 リトリガブル・タイマのタイマ時限設定値ｔｓｎ−０の
場合は補助接点Ｔｚｎを常にオフとすることで入力のオ
ン／オフに関係なく出力をオフに保つ。 設定時限ｔｓｎ≠０の場合は逆に補助接点Ｔｚｎを常に
オンとすることでラダー図後段の論理演算およびソフト
ウェアによる処理が有効になるようにする。 （５）アップ・カウンタ： 単一のアップカウンタ命令に代わって実際に専用プログ
ラム２が実行する論理演算を第７図の部分ラダー１５の
ような論理演算の組合せに置換えるとともに、汎用プロ
セッサｌが実行するアップ・カウンタ処理を第１３図の
フローチャートのように変更する。 なお第１３図中の符号の意味は次の通りである。 ＣＮＴｓｎ：カウンタ設定値で、当該の部分ラダー（こ
の場合１５）の命令コードに対応して予め、コモンメモ
リ３内に設定される値である。 ＣＮＴｎ　　：汎用プロセッサ１によるカウンタ計数値
（変数）である。 ＣＸｎ、　Ｃｙｎ　：補助接点と呼ばれる論理変数で、
このデータ（論理値）は専用プロセッサ２によってコモ
ンメモリ３に書込まれる。 Ｃ（Ｉｎ：補助接点と呼ばれる論理変数で、このデータ
（論理値）は汎用プロセッサ１によってコモンメモリ３
に書込まれる。 Ｃｎ　：カウンタ出力（接点）と呼ばれる論理変数で、
この接点データ（論理値）は専用プロセッサ２により当
該カウンタのラダー論理演算の結果としてコモンメモリ
３に書込まれる。 なおこれらの符号の添字中のｎは当該カウンタの番号を
示す。 第１３図の処理も第１図（２）の処理内で起動される。 この第１３図において、カウンタ入力に相当する補助Ｃ
ｘｎ及びリセット入力に相当する補助接点Ｃｙｎのオン
／オフに応じて、補助接点ＣＱｎをオン／オフする。 第１９図はこの部分ラダー１５、および次に述べるダウ
ンカウンタの部分ラダー１６の処理を実行させるための
簡単なラダー図を示し、第２４図は第１９図の動作のタ
イミングを示す。 第２４図に示すように、第１９図のラダー図ではアップ
・カウンタの入力接点Ａがオンで、かつリセット入力接
点Ｂがオフであれば、補助接点ＣＱｎがオンのときカウ
ンタ出力接点Ｃｎはオンとなり、−度Ｃｎがオンになる
と、リセット入力接点Ｂがオンにならない限りカウンタ
入力接点Ａの状態に関係なくカウンタ出力接点Ｃｎはオ
ン状態を保持し続ける。カウンタのリセット入力接点Ｂ
がオンになると、入力接点Ａ及び他の補助接点の状態に
関係なくカウンタ出力接点Ｃｎはオフとなる。 第１３図のフローチャートで示されるプログラムはカウ
ンタ入力に相当する補助接点Ｃｘｎの前回値と今回値と
を比較してカウンタの動作条件であるオフ−オンの変化
が生ずると、その計数値ＣＮＴｎを１だけ増加させる。 カウンタの計数値ＣＮＴｎと設定値ＣＮＴｓｎとの比較
演算はカウンタ入力Ａ。 従って補助接点Ｃｘｎがオフの状態で実施し、カウンタ
計数値ＣＮＴｎが（設定値ＣＮＴｓｎ−１）以上の値に
なっていれば補助接点ＣＱｎをオンする。その結果、次
にカウンタ入力Ａ、従って補助接点Ｃｘｎがオンになっ
たとき（従って、その直前にカウンタの動作条件である
次のオフ−オンの変化が生じている）カウンタのリセッ
ト人力Ｂ、従って補助接点Ｃｙｎがオフである限り、カ
ウンタ入力Ａと補助接点ＣＱｎとの論理積が成立してカ
ウンタ出力Ｃｎがオンする。 またカウンタのリセット入力接点Ｂがオンし、補助接点
Ｃｙｎがオンすると、第１３図のフローチャートで示さ
れるプログラムはそれまでのカウンタの計数値ＣＮＴｎ
をＯにリセットするとともに、補助接点出力ＣＱｎをオ
フする。このソフトウェア処理は専用プロセッサ２によ
る実際の論理演算より遅れて実行されるために、このま
まではシーケンス演算上のリセット条件が成立してから
、それが汎用プロセッサ１のソフトウェアで処理されて
補助接点ＣＱｎがオフされ、さらに専用プロセッサ２の
論理演算が行われるまでの無駄時間が生ずるが、第１９
図のラダー図においてカウンタ出力接点Ｃｎの論理にリ
セット人力Ｂが含まれていることでソフトウェア処理を
待つまでもなくカウンタ出力Ｃｎは直ちにオフする。 （６）ダウン・カウンタ： 単一のダウン・カウンタ命令に代わって実際に専用プロ
セッサ２が実行する論理演算を第８図の部分ラダー１６
のような論理演算の組合せに置換えるとともに、汎用プ
ロセッサｌが実行するダウン・カウンタ処理を第１４図
のフローチャートのように変更する。なお第１４図中の
符号の意味は第１３図と同様である。タイマ及びカウン
タ要素にかかわる処理を以上のように変更した上で第１
図（２）および（１）に示すようなタイ藁ングでそれぞ
れ汎用プロセッサｌによるタイマ・カウンタ処理及び専
用プロセッサ２によるシーケンス論理演算を行う。即ち
第１図（２）の処理内で起動される第１４図のプログラ
ムにおいてカウンタ入力に相当する補助接点Ｃにｎ及び
リッセト入力に相当する補助接点Ｃｙｎのオン／オフに
応じて、補助接点ＣＱｎをオン／オフする。 前述のように第８図の部分ラダー１６の処理を第１９図
のようなラダー図に組込んで実行させた時の動作タイミ
ングも第２４図で示される。即ち第２４図に示すように
第１９図のラダー図ではダウン・カウンタの入力接点Ａ
がオンでかつリセット入力接点Ｂがオフであれば、補助
接点ＣＱｎがオンのときカウンタ出力接点Ｃｎはオンと
なり、−度Ｃｎがオンになると、リセット入力接点Ｂが
オンにならない限すカウンタ入力接点Ａの状態に関係な
く、カウンタ出力接点Ｃｎはオン状態を保持し続ける。 カウンタのリセット入力接点Ｂがオンになると、人力接
点Ａ及び他の補助接点の状態に関係なくカウンタ出力接
点Ｃｎはオフとなる。 第１４図のフローチャートで示されるプログラムはカウ
ンタ入力に相当する補助接点Ｃｘｎの前回値と今回値と
を比較してカウンタの動作条件であるオフ−オンの変化
を生ずると、その計数値を１だけ減少させる。カウンタ
の計数値ＣＮＴｎと設定値ＣＮＴｓｎとの比較演算はカ
ウンタ入力Ａ、従って補助接点Ｃｘｎがオフの状態で実
施し、カウンタ計数値ＣＮＴｎが１以下になっていれば
補助接点出力ＣＱｎをオンする。その結果、次にカウン
タ入力Ａ。 従って補助接点Ｃｘｎがオンになったとき（従って、そ
の間にカウンタの動作条件である次のオフ−オンの変化
が生じている）カウンタのリセット人力Ｂ、従って補助
接点Ｃｙｎがオフである限り、カウンタ人力Ａと補助接
点ＣＱｎとの論理積が成立してカウンタ出力Ｃｎがオン
する。 またカウンタのリセット入力接点Ｂがオンし、補助接点
Ｃｙｎがオンすると、第１４図のフローチャートで示さ
れるプログラムはカウンタの計数値ＣＮＴｎに初期設定
値ＣＮＴｓｎをセットするとともに、補助接点ＣＱｎを
オフする。このソフトウェア処理は専用プロセッサ２に
よる実際の論理演算より遅れて実行されるために、この
ままではシーケンス演算上のリセット条件が成立してか
ら、それが汎用プロセッサｌのソフトウェアで処理され
て補助接点ＣＱｎがオフされ、さらに専用プロセッサ２
の論理演算が行われるまでの無駄時間が生れるが、第１
９図のラダー図においてカウンタ出力接点Ｃｎの論理に
リセット人力Ｂが含まれていることで、ソフトウェア処
理を待つまでもなくカウンタ出力Ｃｎは直ちにオフする
。 ところで第１図は第２５図のシステムの本発明に基づく
シーケンス処理のタイ逅ングを示している。 即ち汎用プロセッサ１はここではタイマ機能を実現する
ために定周期Δｔで第１図の時点τ１０において起動さ
れる第１図（２）のプログラムにおいて、前述の前処理
で登録されているソフトウェアのタイマ、カウンタ処理
、即ち第９図〜第１４図のフローチャートで示した処理
を、第２図のフローチャートに基づいて実施する。 即ち第２図において汎用プロセッサ１は、専用プロセッ
サ２のラダー演算内に表われる第３図〜第８図の命令（
従って部分ラダー１１〜１６）の処理に対応して、コモ
ンメモリ３内の所定領域から第９図〜第１４図のプログ
ラムの実行に必要な設定値としてのタイマ設定値ｔｓｎ
、カウンタ設定値ＣＮＴｓｎを読取ると共に、同じくコ
モンメモリ３内における専用プロセッサ２の使用するデ
ータ領域から、第９図〜第１４図のプログラムの実行に
必要な接点Ｔｘｎ、　Ｔｎ、　Ｃｘｎ、　　Ｃｙｎの（
入力）データ（論理値）を読取ると（ステップ２０１）
、この読取られた接点データに関わる命令に対応して（
ステップ２０２〜２０７）、この接点データを用い、そ
れぞれ第９図〜第１４図の演算処理を行い（ステップ２
０２Ａ〜２０７Ａ）　、この演算処理の結果としての接
点ＴＱｎ。 Ｔｙｎ＋　Ｔｚｎ、　ＣＱｎの（出力）データ（論理値
）をコモンメモリ３における専用プロセッサ２の使用デ
ータ領域に書込み（ステップ２０８）　、前記のように
第１図時点τ１１に専用プロセッサ２に起動信号Ｓｔｒ
を与えることにより、この専用プロセッサ２を起動して
、専用プロセッサ２に第１図（１）のラダー演算を行わ
せる（ステップ２０９）。 専用プロセッサ２はコモンメモリ３内のマシン・コード
に基づいて論理演算を実行するが、このマシン・コード
にはタイマ、カウンタ処理に相当する命令が含まれてい
ない（つまり該命令コードの代りに部分ラダー１１〜１
６を表わすマシンコードに置換えられている）ために従
来のような汎用プロセッサ１へのタイマ、カウンタ処理
要求割込みは発生しない。専用プロセッサ２はコモンメ
モリ３内のマシン・コードを全て実行すると第１図時点
τ工２において終了割込みを発生して処理が終了した旨
を汎用プロセッサ１へ通知する。 汎用プロセッサ１は前記終了割込みにより第１図（３）
の処理でラダー演算結果に基づいた他の制御演算、或い
は外部への信号出力等を行う。

【発明の効果】

本発明によれば、 専用プロセッサ２が実行するラダー演算中における各種
のタイマまたはカウンタの処理命令を、それぞれこの処
理命令に対応した所定の論理変数Ｔｘｎ〜Ｔｚｎ、　　
ＴＱｎ＋　　Ｔｎ、Ｃｘｎ、　　Ｃｙｎ、　　ＣＱｎ、
　　Ｃｎを含んだ部分ラダー１１〜１６に基づく部分的
なラダー演算に置換え、専用プロセッサ２が、この論理
変数を読み書きしつつ、汎用プロセッサ１に対し少なく
とも前記タイマまたはカウンタの処理命令に関わる割込
処理を要求することなく、汎用プロセッサ１の起動に基
づくラダー演算をその終了まで実行するようにし、 汎用プロセッサ１は少なくとも専用プロセッサ２のラダ
ー演算の終了後から次回の専用プロセッサ２の起動まで
の間に、前記タイマまたはカウンタの処理命令に対応し
、それぞれ当該の前記論理変数を用い、計時または計数
を含む所定のタイマ・カウンタ処理を行うようにしたの
で、従来、タイマ、カウンタ命令の１命令実行毎に専用
プロセッサから汎用プロセッサへ処理を移動するための
割込処理にともなって発生していたオーバヘッドがなく
なる。 ただし単一のタイマ、カウンタ命令を複数の論理演算の
組合わせとすることで専用プロセッサの演算処理は増加
するが、専用プロセッサの稼動中も汎用プロセッサは他
のプログラム処理を行えることや、専用プロセッサと汎
用プロセッサとの間の処理の移動による無駄時間が無く
なることを考えれば無視できる増加である。加えて、実
際に汎用プロセッサがソフトウェアで実行するタイマ。 カウンタ処理は従来のものと殆んど変わらないから、全
体として汎用プロセッサの負荷は大きく軽減され、処理
のスルーブツトも大幅に向上する。 さらに従来のシステムに対して本発明を実施する場合は
汎用プロセッサのソフトウェア処理を変更するだけでよ
く専用プロセッサ機能をはじめとしてハードウェア上の
変更は一切生じないことから容易かつ安価に実現できる
。

【図面の簡単な説明】

第１図は本発明の一実施例としての、専用プロセッサの
ラダー演算と、汎用プロセッサのタイマ。 カウンタ処理との相互のタイくング関係を示すタイムチ
ャート、 第２図は同じく汎用プロセッサのタイマ、カウンタ処理
の手順を示すフローチャート、第３図ないし第８図は同
じく各種のタイマ、カウンタ命令に置換わる部分ラダー
を示す図、第９図ないし第１４図は同じくそれぞれ第３
図ないし第８図の部分ラダーに対応して汎用プロセッサ
が実行するタイマ、カウンタ処理の手順を示すフローチ
ャート、 第１５図ないし第１９図は第３図ないし第８図の部分ラ
ダーの処理を行わせるためのラダー図、第２０図ないし
第２４図はそれぞれ第１５図ないし第１９図の動作を示
すタイムチャート、 第２５図は本発明および従来のシステム構成例を示す図
、 第２６図はラダー図の一例を示す図、 第２７図は第１図に対応する従来のタイムチャート、 第２８図は第２図に対応する従来のフローチャートであ
る。 １：汎用プロセッサ、２：専用プロセッサ、３：コモン
メモリ、４：人力インタフェイス、５：出力インタフェ
ース、６：データ・アドレスバス、Ｓ　ｔｒ　：起動記
号、１１〜１６：部分ラダー、Ｔｘｎ〜Ｔｚｎ＋　ＴＱ
ｎ、　Ｔｒ＋、Ｃｘｎ＋　Ｃｙｎ、　ＣＱｎ、　Ｃｎ　
　：接点（論理変数）。 咲旺トロ＋、ｌΣト（ 第３図 矛４閃 第 ５図 第１１ 図 １５：部修うター オ７図 オ８Ｉ！ 第１３ｖＡ 、−・専月プロセッサの起動周期Δｔ ゝ−１゛ソフトウェア・タイマによる遅延第２０図 ／・算用プロセッサの起動周期　Δｔ ソフトウェア・タイマによる道延°−一一一′第２１図 ／゛専用プロセッサの起動周期：Δｔ ：４−４＠ Ｉ−・専用プロセッサの起動周期Δｔ 、　マ　。 、Ｑ ／・専用プロセッサの起動周期 第２４図 ３・２５図 第２６図 求任’ｔ’　ＯＰ　Ｔｈ）ぞ

Claims (1)

1. 【特許請求の範囲】 １）コモンメモリを読み書きしつつ、シーケンス制御プ
   ログラムとしてのラダー演算を実行するプロセッサであ
   って、タイマ、カウンタの処理に必要な計時、計数機能
   を持たぬ専用プロセッサ、外部の被制御機器と交信しつ
   つ、前記コモンメモリを介し前記専用プロセッサとデー
   タを授受して該専用プロセッサに前記ラダー演算を行わ
   せる汎用プロセッサ、を備えたシーケンス制御装置であ
   って、 前記汎用プロセッサは当該時点に必要なデータを前記コ
   モンメモリに書込んで前記専用プロセッサを起動し、該
   専用プロセッサに該データを用いた前記ラダー演算を開
   始させ、 前記専用プロセッサは前記ラダー演算の実行途上におい
   て、各種のタイマまたはカウンタの処理命令に遭遇する
   つど、前記汎用プロセッサに当該処理命令に対応する割
   込処理を行わせて、その処理データを受取り、再び前記
   ラダー演算を統行し、前記ラダー演算の実行を終了する
   と、前記汎用プロセッサにこの終了を告げる割込信号を
   発し、前記汎用プロセッサは該割込信号に基づいて前記
   コモンメモリから前記専用プロセッサの処理データを読
   取って必要な処理を行い、この処理等に基づき再び前記
   のように前記コモンメモリに必要なデータを書込んで前
   記専用プロセッサを起動する動作を所定の周期で繰返す
   シーケンス制御装置において、 前記専用プロセッサが実行する前記ラダー演算中におけ
   る各種のタイマまたはカウンタの処理命令を、それぞれ
   この処理命令に対応した所定の論理変数を含んだ、所定
   の部分的なラダー演算に置換え、前記専用プロセッサが
   、この論理変数を読み書きしつつ、前記汎用プロセッサ
   に対し少なくとも前記タイマまたはカウンタの処理命令
   に関わる割込処理を要求することなく、前記汎用プロセ
   ッサの起動に基づくラダー演算をその終了まで実行する
   ようし、 前記汎用プロセッサは少なくとも前記専用プロセッサの
   ラダー演算の終了後から次回の専用プロセッサの起動ま
   での間に、前記タイマまたはカウンタの処理命令に対応
   し、それぞれ当該の前記論理変数を用い、計時または計
   数を含む所定の処理（以下タイマ・カウンタ処理という
   ）を行うようにすることにより、 前記汎用プロセッサは当該の前記論理変数が計時または
   計数条件を満たす前記タイマ・カウンタ処理ごとに１つ
   づつ計時まは計数動作を行い、この計時値または計数値
   が当該タイマ・カウンタ処理に対して予め設定された所
   定の計時値または計数値に到達すると、その直後におけ
   る前記専用プロセッサの起動時に、当該の所定の論理変
   数を介して計時満了または計数満了の旨を前記専用プロ
   セッサに伝えるようにしたことを特徴とするシーケンス
   処理におけるタイマ、カウンタの処理方法。