JPH0418640A - 電子計算機 - Google Patents

電子計算機

Info

Publication number
JPH0418640A
JPH0418640A JP12260890A JP12260890A JPH0418640A JP H0418640 A JPH0418640 A JP H0418640A JP 12260890 A JP12260890 A JP 12260890A JP 12260890 A JP12260890 A JP 12260890A JP H0418640 A JPH0418640 A JP H0418640A
Authority
JP
Japan
Prior art keywords
interrupt
level
interruption
program
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12260890A
Other languages
English (en)
Inventor
Takahiro Okada
隆宏 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP12260890A priority Critical patent/JPH0418640A/ja
Publication of JPH0418640A publication Critical patent/JPH0418640A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、割り込み処理について改良した電子計算機に
関するものである。
[従来の技術] 従来、デバイスからのハードウェア割り込み信号線の接
続端子を変更する手段と、前記デバイスを制御する制御
プログラムとを有する電子計算機システムにおいては、
前記ハードウェア割り込みを処理する割り込み処理プロ
グラムを動作させるためには、前記接続されたハードウ
ェア割り込み端子が、どの割り込みレベルなのかを知る
必要があるが、従来の技術においては、割り込みレベル
を読み込むためのハードウェア手段を付加することで解
決するか、あるいは、利用者が割り込みレベルの情報を
電子計算機システムに通知することで解決していた。
[発明が解決しようとする課題] しかし従来の技術による解決策を掲げると、割り込みレ
ベルを読み込むためのハードウェア手段を付加した場合
は回路が複雑になり、また、利用者が必要な都度、割り
込みレベルの情報を電子計算機システムに通知している
と、著しく利便性が損なわれ、しかも利用者が通知して
いると動作の=2= 信頼性が損なわれるという欠点があった。
[課題を解決するための手段] 本発明は、デバイスからのハードウェア割り込み信号線
の接続端子を変更する手段と、前記デバイスを制御する
制御プログラムを有する電子計算機システムにおいて、
前記制御プログラムは、前記接続されたハードウェア割
り込み端子がどの割り込みレベルかを判別する割り込み
レベル判別プログラムを備えており、その結果、ハード
ウェア割り込みを処理するための割り込み処理プログラ
ムが動作することを特徴とする。
[作用コ デバイスからのハードウェア割り込み信号線を接続端子
変更手段で、ある割り込みレベルに割り当てた場合、割
り込みレベル判別プログラムでは割り当て可能な各割り
込みレベルに対して、該デバイスの割り込み発生を指示
してから該割り込みレベルに発生した割り込みパターン
を取得し、取得した割り込みパターンと該デバイスの期
待する割り込みパターンとを比較することによって、接
続端子の割り込みレベルを特定し判別することが可能と
なり、特定した割り込みレベルでの割り込み処理プログ
ラムの動作が可能となる。
[実施例] 以下に本発明の実施例を図面に基づいて説明する。
第1図においてデバイスコントローラ(10)から出力
される割り込み信号線(15)は接続端子変更手段(1
6)によって割り込みコントローラの端子nから端子m
まで(17〜21)のうちのいずれか1つと接続されて
いるか、或はいずれとも接続されていない。デバイスコ
ントローラ(10)、割り込みコントローラ(11)、
主記憶装置(13)、入出力装置(14)はすべて中央
処理装置(12)とバス線(14)で接続されている。
主記憶装置(13)にはデバイスの制御プログラム、割
り込み処理プログラム、割り込みレベル判別プログラム
が格納されており、これらのプログラムは中央処理装置
(12)の指示にしたがって実行する。
本発明の具体的な実施例を説明するために特定の中央処
理装置として、インテル社製8086系CPUを用いた
電子計算機システムについて説明すると、前記電子計算
機システムでのマウス・デバイスを制御するプログラム
における動作を第2図、第3図、第4図に従って説明す
る。従って、かかる実施例に用いたCPUは具体的に説
明するための一例に過ぎない。
第1図のデバイスコントローラ(10)はマウス・デバ
イスコントローラであり接続変更手段(16)には6連
のジャンパー・スイッチを使用している。またマウス・
デバイスに割り当てられた割り込みコントローラの端子
数は6であり、それぞれが割り込みレベル1から6まで
対応するものとする。主記憶装置(13)にはマウス・
デバイスのための制御プログラム、割り込み処理プログ
ラム、割り込みレベル判別プログラムが格納されており
、前記制御プログラムと前記割り込み処理プログラムと
は従来からある一般的なプログラムである。
中央処理装置(12)が主記憶装置(13)に格納され
ているマウス・デバイスの前記制御プログラムの実行を
開始すると、前記制御プログラムの初期化処理が最初に
実行される。前記初期化処理においてはマウス・デバイ
スからの前記割り込み処理プログラムの実行開始アドレ
スを割り込みレベルに応じたベクタ・アドレスとして電
子計算機システムの主記憶装置(13)に設定する必要
がある。この時、前記初期化処理は割り込みレベルを取
得するために、本発明においては第2図。
第3図に示す前記割り込みレベル判別プログラムを実行
する。なお第4図に示す判別用割り込み処理は、前記割
り込みレベル判別プログラムの一部であるが、割り込み
処理として前記割り込みレベル判別プログラムからは独
立して機能する。
前記割り込みレベル判別プログラムの動作はまず割り込
みレベル1から6までを調べるためのレベル・カウンタ
をクリアしく200)、判別結果の信頼度を高めるため
の確認カウンタもクリアする(201)。前記レベル・
カウンタに該当する6一 割り込みレベルのマスク・レジスタの状態を予め待避し
ておいて(210)該レベルの割り込みは禁止する(2
10)。該レベルの割り込み処理としてすでに設定され
ているベクタ・アドレスを取得して待避した(221)
後、第4図に示す前記判別用割り込み処理のエントリ・
アドレスを該レベルの割り込み処理のベクタ・アドレス
として主記憶装置(13)に設定する。マウス・デバイ
スの場合割り込みは周期的に発生するので、割り込み周
期を設定するコマンドをマウス・デバイスコントローラ
に出力して(230)、マウス・デバイスの割り込み発
生も許可しておく (240)。
この時点で割り込み信号線(15)には周期的な割り込
み信号が発生する。第4図の前記判別用割り込み処理で
カウントアツプするための回数カウンタをクリアしてお
き(240)、必要なある一定時間内の割り込み回数を
カウントさせるための計時用タイマ処理をスタートさせ
て(250)、該レベルの割り込みを許可したら(26
0)、前記一定時間が経過するまで経過時間監視を繰り
返す(270)。もしマウス・デバイスコントローラか
らの割り込み信号線(15)が該レベルの割り込みコン
トローラの端子に接続されているのであれば、中央処理
装置(12)に周期的に割り込みが発生する。マウス・
デバイスコントローラからの割り込み信号線(15)が
該レベルの端子に接続されていない場合には割り込みが
全く発生しないか、或は該レベルの端子に接続されてい
る他のデバイスからの割り込みが発生する。
前記一定時間経過を待つ間に割り込みが発生したならば
、前記割り込み判別プログラムとは機能が独立したとこ
ろの、ベクタ・アドレスが設定されている第4図の前記
判別用割り込み処理を実行する。前記判別用割り込み処
理では、前記回数カウンタを1加算した(400)後、
ベクタ・アドレスを待避(221)L、ておいた元々の
割り込み処理を実行して前記判別用割り込み処理を完了
させる(410)。該割り込みは割り込みを禁止する(
310)までの間発生可能である。
前記一定時間が経過したならば、前記割り込み判別プロ
グラムの計時用タイマ処理を停止して(300)該レベ
ルの割り込みを禁止する(310)。マウス・デバイス
コントローラに対して割り込み発生を停止(320)l
、てから、該レベルの割り込みベクタ・アドレスを、待
避しである元々の割り込み処理のアドレスに再設定して
(321)、該レベルの前記割り込みマスク・レジスタ
の状態を待避しである元の状態に戻す(330)。
以上の処理で該割り込みの割り込みパターンを、前記一
定時間内の割り込み回数として前記回数カウンタに取得
できる。取得した結果が、マウス・デバイスからの理論
的に計算可能な割り込み回数と一致するならば、該割り
込みはマウス・デバイスからのものと考えられる(34
0)。なお前記回数カウンタの値には誤差も含まれるの
で、誤差を考慮することはいうまでもない。また−度の
パターン比較で判別することの信頼性が低いようであれ
ば、確認のための繰り返し処理を行う(350,351
,281)。パターンが一致していればその結果、割り
込みレベル、接続端子は特定されるので、マウス・デバ
イスが接続されている割り込みレベルの情報を、前記制
御プログラムの前記初期化処理に通知して(360)処
理を終了する。その結果、前記初期化処理においてはマ
ウス・デバイスからの前記割り込み処理プログラムの実
行開始アドレスを割り込みレベルに応じたベクタ・アド
レスとして電子計算機システムの主記憶装置(13)に
設定することができる。
前記割り込み回数カウンタの値が期待するマウス・デバ
イスからの割り込み回数と異なる場合は、前記レベル・
カウンタに1加算して(370)、まだ1から6までの
全ての割り込みレベルを調べていない場合は(370)
第2図の前記確認カウンタをクリアする処理(201)
に戻り、次の割り込みレベルについて判別する処理を繰
り返す。
1から6までの全ての割り込みレベルを調べ終えている
のであればマウス・デバイスからの割り込みは発生して
いないことを前記制御プログラムの前記初期化処理に通
知して(380)処理を終了する。この場合、前記初期
化処理においてはマウ円− ス・デバイスからの前記割り込み処理プログラムの実行
開始アドレスを割り込みレベルに応じたベクタ・アドレ
スとして電子計算機システムの主記憶装置(13)に設
定することはしない。
以上はマウス・デバイスについて実施した場合の説明で
あるが、マウス・デバイス以外の他のデバイスについて
も周期割り込みを発生するデバイスであれば以上の処理
手順がそのまま適用できる。
また周期割り込み以外の割り込みを発生するデバイスに
ついても、デバイス・コントローラの制御に応じて固有
のパターンで割り込みが発生するので、割り込みパター
ン取得手順と取得方法をパターンに応じて変更すること
で、本割り込みレベル判別プログラムは広くデバイス・
コントローラー般の割り込みレベル判別に適用できる。
[発明の効果] 以上のように本発明では、デバイスからのハードウェア
割り込み信号線の接続端子を変更する手段と、前記デバ
イスを制御するプログラムを有する電子計算機システム
においての、デバイスからの割り込み処理を設定するた
めの割り込みレベルの自動的な判別を、割り込みレベル
判別プログラムで実現したことによって、電子計算機シ
ステムの回路の複雑化を防ぎ、また利用者の利便性と前
記割り込み処理プログラムの動作の信頼性を確保できる
【図面の簡単な説明】 第1図は、本発明の実施例の構成図を示す。 第2図及び第3図は、本発明の割り込みレベル判別プロ
グラムの主たる処理部分の処理流れ図を示す。 第4図は、本発明の割り込みレベル判別プログラムの構
成要素である判別用割り込み処理の処理流れ図を示す。

Claims (1)

    【特許請求の範囲】
  1. デバイスからのハードウェア割り込み信号線の接続端子
    を変更する手段と、前記デバイスを制御する制御プログ
    ラムを有する電子計算機システムにおいて、前記制御プ
    ログラムは、前記接続されたハードウェア割り込み端子
    がどの割り込みレベルかを判別する割り込みレベル判別
    プログラムを備えており、その結果、ハードウェア割り
    込みを処理するための割り込み処理プログラムが動作す
    ることを特徴とする電子計算機。
JP12260890A 1990-05-11 1990-05-11 電子計算機 Pending JPH0418640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12260890A JPH0418640A (ja) 1990-05-11 1990-05-11 電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12260890A JPH0418640A (ja) 1990-05-11 1990-05-11 電子計算機

Publications (1)

Publication Number Publication Date
JPH0418640A true JPH0418640A (ja) 1992-01-22

Family

ID=14840156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12260890A Pending JPH0418640A (ja) 1990-05-11 1990-05-11 電子計算機

Country Status (1)

Country Link
JP (1) JPH0418640A (ja)

Similar Documents

Publication Publication Date Title
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
RU2134446C1 (ru) Способ управления перегрузкой сообщениями элементарной программы в мультипроцессорной управляющей системе (варианты)
JPH06324914A (ja) コンピュータの暴走検出方法
JPH0418640A (ja) 電子計算機
JP2007011639A (ja) 入出力制御装置,情報制御装置,入出力制御方法及び情報制御方法
JPS5854418A (ja) 割込み処理方式
JPS6118045A (ja) プログラムの暴走検出方式
JPH02264340A (ja) マイクロプロセッサ
JP3231505B2 (ja) Mpuエミュレータ装置
JP2006099654A (ja) 半導体回路装置
JPH0683652A (ja) マイクロコンピュ−タシステム
JPH10283219A (ja) 情報処理装置起動方式
JP2802091B2 (ja) 割込ベクタ制御方式
JP3361949B2 (ja) プログラム検証装置
JPS61160146A (ja) アドレス・スタツク・ポインタ装置の制御方式
JPS63282535A (ja) シグナルプロセツサ
JP2000330798A (ja) 割込制御装置および割込制御検証方法
JPH06131209A (ja) 擬似エラー発生方式
JP2000347880A (ja) 割り込みコントローラおよびマイクロコンピュータ
JPH02191041A (ja) データ処理装置
JP2004171040A (ja) タイマ回路
JPH0436841A (ja) マイクロコンピュータ
JPH06309182A (ja) 割り込み処理方法
JPH04225432A (ja) ワンチップ・マイクロコンピュータの割り込み処理時間管理方式
JPH03233633A (ja) 割込制御回路