JPH0246243U - - Google Patents

Info

Publication number
JPH0246243U
JPH0246243U JP12378688U JP12378688U JPH0246243U JP H0246243 U JPH0246243 U JP H0246243U JP 12378688 U JP12378688 U JP 12378688U JP 12378688 U JP12378688 U JP 12378688U JP H0246243 U JPH0246243 U JP H0246243U
Authority
JP
Japan
Prior art keywords
serial
serial interface
cpu
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12378688U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12378688U priority Critical patent/JPH0246243U/ja
Publication of JPH0246243U publication Critical patent/JPH0246243U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【図面の簡単な説明】
第1図は本考案の一実施例のハードウエア構成
図、第2図は本考案の一実施例の動作フローチヤ
ート、第3図は従来のCPUモニター回路の動作
フローチヤートである。 1…ターミナル回路、2…シリアルインターフ
エース、3…CPU、4…割込発生回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 CPUと、このCPUとデータの送受信を行な
    うターミナルと、前記CPUとターミナル間に介
    在し送受信データのインターフエースをとるシリ
    アルインターフエースと、一定周期ごとに割込を
    発生し前記CPUに通常の処理を行なわせる割込
    発生回路とを有し、前記割込発生回路が一定周期
    で発生する割込にもとづいてモニターソフトを起
    動するモニター起動手段と、 モニターソフト起動後前記シリアルインターフ
    エースを介してCPUとデータの入出力の要求を
    指定するシリアル要求フラグを受けたときにはこ
    れをチエツクしてオフであれば前記シリアルイン
    ターフエースから提供されるモニター要求コマン
    ドを判断しこれがオンであればモニター処理に分
    岐しオフであれば通常処理へ分岐するモニター判
    断処理を行ない、また前記シリアル要求フラグが
    オンであればシリアル要求フラグをクリアしたの
    ち前記シリアルインターフエースがレデイ状態に
    あるか否かの判断を分岐処理するシリアル要求判
    断処理手段と、 前記シリアル要求判断手段でシリアル要求フラ
    グをオフとするかもしくはモニター処理に分岐し
    てモニタープログラムで前記シリアルインターフ
    エースとの入出力が必要となつた場合は前記シリ
    アルインターフエースのレデイ状態をチエツクし
    レデイ状態にあれば前記シリアルインターフエー
    スとの入出力を行なつたのちモニター処理に戻り
    、レデイ状態になければ前記シリアル要求フラグ
    をオンとして通常処理に移行してこれを実行した
    のち前記シリアルインターフエースとの入出力の
    ための割込待状態とするシリアルインターフエー
    ス入出力手段と、 を備えて成ることを特徴とするCPUモニター
    回路。
JP12378688U 1988-09-20 1988-09-20 Pending JPH0246243U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12378688U JPH0246243U (ja) 1988-09-20 1988-09-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12378688U JPH0246243U (ja) 1988-09-20 1988-09-20

Publications (1)

Publication Number Publication Date
JPH0246243U true JPH0246243U (ja) 1990-03-29

Family

ID=31372958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12378688U Pending JPH0246243U (ja) 1988-09-20 1988-09-20

Country Status (1)

Country Link
JP (1) JPH0246243U (ja)

Similar Documents

Publication Publication Date Title
JPH0246243U (ja)
JP2667411B2 (ja) パーソナルコンピュータ
JP2680842B2 (ja) データ処理装置
JPS6336431Y2 (ja)
JPH03201151A (ja) 入出力制御装置
JPH01142057U (ja)
JPH0217749U (ja)
JPS6316317A (ja) コンピユ−タシステムのリセツト装置
JPH0250758U (ja)
JPH0682348B2 (ja) 入出力制御方式
JPS63143948U (ja)
JPS6418348U (ja)
JPH0232154U (ja)
JPH0496857A (ja) コプロセッサにおける事象通知方式
JPH04286013A (ja) コプロセッサの停止処理方式
JPS63139647U (ja)
JPS63163501U (ja)
JPH0385628A (ja) 表示制御装置
JPH01142002U (ja)
JPS6343245U (ja)
JPS6361043U (ja)
JPH01172152U (ja)
JPH0330148U (ja)
JPH01161472A (ja) マルチプロセツサシステム
JPS64141U (ja)