JP2667411B2 - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JP2667411B2 JP2667411B2 JP62276024A JP27602487A JP2667411B2 JP 2667411 B2 JP2667411 B2 JP 2667411B2 JP 62276024 A JP62276024 A JP 62276024A JP 27602487 A JP27602487 A JP 27602487A JP 2667411 B2 JP2667411 B2 JP 2667411B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- power
- output device
- output
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はパワーセーブ機能を持つパーソナルコンピュ
ータに関する。 （従来の技術） 電池を主電源とするポータブルパーソナルコンピュー
タは、その商品価値を決定するうえで電池による連続動
作時間が極めて重要な要素となる。そのため、低消費電
力化が計られる。パソコンには種々の入出力デバィスが
使用されるが、これら入出力デバィス、例えば、フロッ
ピーディスク装置、ハードディスク装置、モデム装置等
の消費電力は一般に大であるものが多い。 これら入出力デバィスの消費電力を減少させるために
は、入出力デバィスが使用されていない時はその電力供
給をOFFし、使用している間のみ電力供給を行なうとい
う方法がよく用いられる。これを実現させるために従来
は、第３図，第４図に示す方法があった。 第３図において、31はCPU、33は入出力デバィス２はC
PU31と入出力デバィスとを接続するインタフェースで、
データ、アドレス及びコントロール信号線等から成る。
34は主電源でCPU31の外に他の図示されていない必要な
回路ブロックにも供給される。35は入出力デバィス33に
対する電源供給をON/OFFする手動スイッチである。 この方法は入出力デバィスの電力を節減するために使
用者が手動スイッチ35を操作し入出力ディバスを使用す
る時のみONするという最も、簡単なものである。欠点は
使用者に対して煩わしさを与えることである。 第４図に示した例は第３図に示す例を自動化した従来
例である。図中、41,42,43,44はそれぞれ第３図に示し
た31,2,33,34に相当する。45は新しく説けられた入出力
ポート46の制御を受け入出力デバィス43への電源をON/O
FFするスイッチである。入出力ポート46に対する電源ON
/OFFの命令はCPU41からインタフェース42を介して送ら
れてくる。この例ではプログラムが、入出力デバィス43
を使用する直前に入出力ポート46に対して電源ONの命令
を実行し、そして入出力デバィス43に対して使用完了の
直後に入出力ポート46に対して電源OFFの命令を実行す
る必要がある。従ってこの例では入出力デバィスに対す
る電源ON/OFFは自動的にプログラムで行なわれ使用者は
それを意識することなく且つ低消費電力化がはかれる。 （発明が解決しようとする問題点） しかし第４図に示した例は従来機との互換性という点
で問題となる場合が多い。パーソナルコンピュータは従
来機との互換性をとる必要がある場合が多い。従来機
が、第４図に示す入出力ポート46とそれによって働くス
イッチ45を持っていない場合に問題となる。即ち、従来
機用に作られたプログラムは入出力デバィス43に対する
ローカルな電源ON/OFF機能をサポートしていないからで
ある。 本発明は上記事情に鑑みてなされたものであり、電力
消費が比較的大きい入出力デバィスにパワーセーブモー
ドを付加し且つパワーセーブ機能を持たない従来機との
ソフトウェア互換性を保つパーソナルコンピュータを提
供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は上記目的を実現するため、入出力デバィスに
ローカルなパワースイッチを持たせることにより、パワ
ーセーブ機能を付加し、そのパワーON/OFFのコントロー
ルをROM化された割込み処理ルーチンへ組込むことによ
り、パワーセーブ機能を持たない、従来機種との完全な
るソフトウェア互換を実現させるものである。このた
め、従来よりこの種装置が持つコンポーネントに、入出
力デバイスがスタンバイモードにおいてCPUから入出力
デバイスをアクセスするための入出力命令が発行された
とき、それを検知しCPUに割り込みを発生する手段と、
この発生された割り込みに応答してCPUによって実行さ
れる割り込み処理で、入出力デバイスをスタイバイモー
ドから動作モードに切り替えるためのコマンドをCPUに
発行させる手段と、コマンド発行後、入出力デバイスに
対して発行された先の入出力命令を再度実行する手段と
を設けたものである。 （作用） 上記構成において、入出力デバィスがパワーOFF状態
の時、CPUが入出力デバィスに対してアクセスを実行す
ると割込み発生手段を介し割込みが発生せられる。この
割込みはCPUに対し最優先度で受付けられ、入出力デバ
ィスに対する最初のアクセス実行直後、現在実行中のプ
ログラムは中断され、割込み処理ルーチンにブランチさ
れる。 割込み処理ルーチンで入出力デバィスに対するパワー
ON及びパワーOFF中に実行された最初の入出力デバィス
に対する入出力命令の再実行を実施し、元のプログラム
へリターンする。 このことにより、パワーセーブ機能を持たない従来機
種との完全なるソフトウェア互換を実現出来る。 （実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。第１図は本発明の実施例を示すブロック図であ
る。図において、11はCPU、13は入出力デバィスでパワ
ーセーブのため使用中のみパワーONする対象となるもの
である。14は主電源で入出力デバィス13は直接接続され
る。15はローカルパワースイッチで、入出力ポート16の
制御を受けて働き、入出力デバィス13への電源をON/OFF
する。16は、入出力ポートでCPU11からの出力命令によ
ってスイッチ15をON/OFF制御する。17は、入出力デバィ
ス13がパワーOFF中にCPU11からその入出力デバィス13に
対して、入出力命令が実行されると、それを検知しすぐ
さまCPU11に対し割込を発生する割込み発生回路であ
る。一般にこの割込はNMI（Non Maskabll Interrupt）
という割込み禁止が不可能な最優先度を持った割込が用
いられる。12はCPUと入出力デバィスを接続する為のバ
スであり、第３図に示されていない他の入出力デバィス
に対しても共通に用いられるものである。 以下、図面を使用して本発明実施例の動作について詳
細に説明する。本発明は上述した様に入出力デバィス13
に対するパワーセーブ機能がない従来機用に作られたソ
フトウェアを変更なしに使用でき且つパワーセーブ機能
が自動的に働らくパーソナルコピュータを提供すること
を目的とするものである。当然のことながら、従来のプ
ログラムはスイッチ15をON/OFF制御するための入出力ポ
ート16に対する出力命令は含んでいない。従がって問題
は２つあり以下の２つを解決する必要がある。 （１）いつ入出力デバィスのパワーをONするか？ （２）いつ入出力デバィスのパワーをOFFするか？ （２）については、一定時間以上入出力デバィス13に
対するアクセスが来ない時自動的にパワーがOFFする
等、実現は（１）に比較して容易である。以下に、
（１）を実現する方法を述べる。入出力デバィスがパワ
ーOFF状態の時、CPU11により入出力デバィス13に対して
アクセスが実行されると、割込み発生回路17から割込み
が発生する。この割込みは、CPU11に対して最優先で受
け付けられ、上記の入出力デバィス13に対する最初のア
クセス（入出力命令）実行直後に受けつけられる。従が
って現在実行中のプログラムは中断され（入出力デバィ
スに対する最初のアクセス実行直後に中断）、NMI処理
ルーチンにブランチされる。 NMI処理ルーチンで、入出力デバィス13に対するパワ
ーON及びパワーOFF中に実行された最初の入出力デバィ
ス13に対する入出力命令の再実行を実施し、元のプログ
ラムへ戻ればよい。その流れを以下、に示す。 上記，，は入出力デバィス13に対する一連の出
力命令であり、入出力デバィス13にある動作を要求する
コマンドが含まれているとする。，，の命令のIO
−PORT−A,B,Cは入出力デバィス13に割当てられている
ポートアドレスとする。ALはCPU11内蔵のALと称される
レジスタを指示しているとする。入出力デバィス13がパ
ワーOFF中にこのような一連のコマンドが発生される
と、最初の入出力デバィス13に対する出力命令実行直
後NMI割込みが発生することになる。 第２図に示すフローはNMI処理ルーチンであり、ステ
ップで入出力ポート16に対してパワーONコマンドを出
す。又、ステップでは、上で実行したの命令がパワ
ーOFF中に実行されたもので無効であるため、再度実行
する必要があるために設けられている。NMI処理ルーチ
ンから元のプログラムへ戻れば、の次の命令からプロ
グラムは再びスタートする。ステップで、（入出力
デバィス13がOFF中最初に出される出力命令）を再実行
する必要があるが、それを実現させる手段はいくつかあ
る。例えば、第１図に示す割込み発生回路17において最
初の入出力デバィス13に対する出力命令（）を保持
し、CPU11から読みとれるような手段を保っていればよ
い。又別な例としてはをNMI処理ルーチンで実行せ
ず、NMIのリターンがの次の命令でなく、自身に戻
るようにNMI処理ルーチンを工夫してもよい。 尚NMI処理ルーチンはハードウェアの一部としてROM化
しておけば、従来のプログラムは変更なくパワーセーブ
で機能を持った入出力デバィスを使用することができ
る。 又、本発明では、入出力デバィスへの電源をON/OFFす
ることによってパワーセーブ機能を実現している。入出
力デバィスによっては、電源をONのままで例えばそれに
使用している発振器を停止することによって同等の効果
が得られるものがある。本発明はこの様なケースにおい
ても同様の手法にて応用可能である。 ［発明の効果］ 以上説明の様に本発明に従えば、フロッピーディスク
装置、ハードディスク装置、モデム装置等の入出力デバ
ィスに対し、ローカル的なパワースイッチを持たせるこ
とによってパワーセーブ機能を付加し、そのパワーON/O
FFのコントロールをROM化させた割込処理ルーチンに組
込むことによって、パワーセーブ機能を持たない従来機
種との完全なるソフトウェア互換性を実現させることが
出来る。
ータに関する。 （従来の技術） 電池を主電源とするポータブルパーソナルコンピュー
タは、その商品価値を決定するうえで電池による連続動
作時間が極めて重要な要素となる。そのため、低消費電
力化が計られる。パソコンには種々の入出力デバィスが
使用されるが、これら入出力デバィス、例えば、フロッ
ピーディスク装置、ハードディスク装置、モデム装置等
の消費電力は一般に大であるものが多い。 これら入出力デバィスの消費電力を減少させるために
は、入出力デバィスが使用されていない時はその電力供
給をOFFし、使用している間のみ電力供給を行なうとい
う方法がよく用いられる。これを実現させるために従来
は、第３図，第４図に示す方法があった。 第３図において、31はCPU、33は入出力デバィス２はC
PU31と入出力デバィスとを接続するインタフェースで、
データ、アドレス及びコントロール信号線等から成る。
34は主電源でCPU31の外に他の図示されていない必要な
回路ブロックにも供給される。35は入出力デバィス33に
対する電源供給をON/OFFする手動スイッチである。 この方法は入出力デバィスの電力を節減するために使
用者が手動スイッチ35を操作し入出力ディバスを使用す
る時のみONするという最も、簡単なものである。欠点は
使用者に対して煩わしさを与えることである。 第４図に示した例は第３図に示す例を自動化した従来
例である。図中、41,42,43,44はそれぞれ第３図に示し
た31,2,33,34に相当する。45は新しく説けられた入出力
ポート46の制御を受け入出力デバィス43への電源をON/O
FFするスイッチである。入出力ポート46に対する電源ON
/OFFの命令はCPU41からインタフェース42を介して送ら
れてくる。この例ではプログラムが、入出力デバィス43
を使用する直前に入出力ポート46に対して電源ONの命令
を実行し、そして入出力デバィス43に対して使用完了の
直後に入出力ポート46に対して電源OFFの命令を実行す
る必要がある。従ってこの例では入出力デバィスに対す
る電源ON/OFFは自動的にプログラムで行なわれ使用者は
それを意識することなく且つ低消費電力化がはかれる。 （発明が解決しようとする問題点） しかし第４図に示した例は従来機との互換性という点
で問題となる場合が多い。パーソナルコンピュータは従
来機との互換性をとる必要がある場合が多い。従来機
が、第４図に示す入出力ポート46とそれによって働くス
イッチ45を持っていない場合に問題となる。即ち、従来
機用に作られたプログラムは入出力デバィス43に対する
ローカルな電源ON/OFF機能をサポートしていないからで
ある。 本発明は上記事情に鑑みてなされたものであり、電力
消費が比較的大きい入出力デバィスにパワーセーブモー
ドを付加し且つパワーセーブ機能を持たない従来機との
ソフトウェア互換性を保つパーソナルコンピュータを提
供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は上記目的を実現するため、入出力デバィスに
ローカルなパワースイッチを持たせることにより、パワ
ーセーブ機能を付加し、そのパワーON/OFFのコントロー
ルをROM化された割込み処理ルーチンへ組込むことによ
り、パワーセーブ機能を持たない、従来機種との完全な
るソフトウェア互換を実現させるものである。このた
め、従来よりこの種装置が持つコンポーネントに、入出
力デバイスがスタンバイモードにおいてCPUから入出力
デバイスをアクセスするための入出力命令が発行された
とき、それを検知しCPUに割り込みを発生する手段と、
この発生された割り込みに応答してCPUによって実行さ
れる割り込み処理で、入出力デバイスをスタイバイモー
ドから動作モードに切り替えるためのコマンドをCPUに
発行させる手段と、コマンド発行後、入出力デバイスに
対して発行された先の入出力命令を再度実行する手段と
を設けたものである。 （作用） 上記構成において、入出力デバィスがパワーOFF状態
の時、CPUが入出力デバィスに対してアクセスを実行す
ると割込み発生手段を介し割込みが発生せられる。この
割込みはCPUに対し最優先度で受付けられ、入出力デバ
ィスに対する最初のアクセス実行直後、現在実行中のプ
ログラムは中断され、割込み処理ルーチンにブランチさ
れる。 割込み処理ルーチンで入出力デバィスに対するパワー
ON及びパワーOFF中に実行された最初の入出力デバィス
に対する入出力命令の再実行を実施し、元のプログラム
へリターンする。 このことにより、パワーセーブ機能を持たない従来機
種との完全なるソフトウェア互換を実現出来る。 （実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。第１図は本発明の実施例を示すブロック図であ
る。図において、11はCPU、13は入出力デバィスでパワ
ーセーブのため使用中のみパワーONする対象となるもの
である。14は主電源で入出力デバィス13は直接接続され
る。15はローカルパワースイッチで、入出力ポート16の
制御を受けて働き、入出力デバィス13への電源をON/OFF
する。16は、入出力ポートでCPU11からの出力命令によ
ってスイッチ15をON/OFF制御する。17は、入出力デバィ
ス13がパワーOFF中にCPU11からその入出力デバィス13に
対して、入出力命令が実行されると、それを検知しすぐ
さまCPU11に対し割込を発生する割込み発生回路であ
る。一般にこの割込はNMI（Non Maskabll Interrupt）
という割込み禁止が不可能な最優先度を持った割込が用
いられる。12はCPUと入出力デバィスを接続する為のバ
スであり、第３図に示されていない他の入出力デバィス
に対しても共通に用いられるものである。 以下、図面を使用して本発明実施例の動作について詳
細に説明する。本発明は上述した様に入出力デバィス13
に対するパワーセーブ機能がない従来機用に作られたソ
フトウェアを変更なしに使用でき且つパワーセーブ機能
が自動的に働らくパーソナルコピュータを提供すること
を目的とするものである。当然のことながら、従来のプ
ログラムはスイッチ15をON/OFF制御するための入出力ポ
ート16に対する出力命令は含んでいない。従がって問題
は２つあり以下の２つを解決する必要がある。 （１）いつ入出力デバィスのパワーをONするか？ （２）いつ入出力デバィスのパワーをOFFするか？ （２）については、一定時間以上入出力デバィス13に
対するアクセスが来ない時自動的にパワーがOFFする
等、実現は（１）に比較して容易である。以下に、
（１）を実現する方法を述べる。入出力デバィスがパワ
ーOFF状態の時、CPU11により入出力デバィス13に対して
アクセスが実行されると、割込み発生回路17から割込み
が発生する。この割込みは、CPU11に対して最優先で受
け付けられ、上記の入出力デバィス13に対する最初のア
クセス（入出力命令）実行直後に受けつけられる。従が
って現在実行中のプログラムは中断され（入出力デバィ
スに対する最初のアクセス実行直後に中断）、NMI処理
ルーチンにブランチされる。 NMI処理ルーチンで、入出力デバィス13に対するパワ
ーON及びパワーOFF中に実行された最初の入出力デバィ
ス13に対する入出力命令の再実行を実施し、元のプログ
ラムへ戻ればよい。その流れを以下、に示す。 上記，，は入出力デバィス13に対する一連の出
力命令であり、入出力デバィス13にある動作を要求する
コマンドが含まれているとする。，，の命令のIO
−PORT−A,B,Cは入出力デバィス13に割当てられている
ポートアドレスとする。ALはCPU11内蔵のALと称される
レジスタを指示しているとする。入出力デバィス13がパ
ワーOFF中にこのような一連のコマンドが発生される
と、最初の入出力デバィス13に対する出力命令実行直
後NMI割込みが発生することになる。 第２図に示すフローはNMI処理ルーチンであり、ステ
ップで入出力ポート16に対してパワーONコマンドを出
す。又、ステップでは、上で実行したの命令がパワ
ーOFF中に実行されたもので無効であるため、再度実行
する必要があるために設けられている。NMI処理ルーチ
ンから元のプログラムへ戻れば、の次の命令からプロ
グラムは再びスタートする。ステップで、（入出力
デバィス13がOFF中最初に出される出力命令）を再実行
する必要があるが、それを実現させる手段はいくつかあ
る。例えば、第１図に示す割込み発生回路17において最
初の入出力デバィス13に対する出力命令（）を保持
し、CPU11から読みとれるような手段を保っていればよ
い。又別な例としてはをNMI処理ルーチンで実行せ
ず、NMIのリターンがの次の命令でなく、自身に戻
るようにNMI処理ルーチンを工夫してもよい。 尚NMI処理ルーチンはハードウェアの一部としてROM化
しておけば、従来のプログラムは変更なくパワーセーブ
で機能を持った入出力デバィスを使用することができ
る。 又、本発明では、入出力デバィスへの電源をON/OFFす
ることによってパワーセーブ機能を実現している。入出
力デバィスによっては、電源をONのままで例えばそれに
使用している発振器を停止することによって同等の効果
が得られるものがある。本発明はこの様なケースにおい
ても同様の手法にて応用可能である。 ［発明の効果］ 以上説明の様に本発明に従えば、フロッピーディスク
装置、ハードディスク装置、モデム装置等の入出力デバ
ィスに対し、ローカル的なパワースイッチを持たせるこ
とによってパワーセーブ機能を付加し、そのパワーON/O
FFのコントロールをROM化させた割込処理ルーチンに組
込むことによって、パワーセーブ機能を持たない従来機
種との完全なるソフトウェア互換性を実現させることが
出来る。
【図面の簡単な説明】
第１図は本発明の実施例を示すブロック図、第２図は本
発明にて用いられる割込み処理ルーチンの処理フローを
示す図、第３図，第４図は従来例を示すブロック図であ
る。 11……CPU、13……入出力デバィス、15……パワースイ
ッチ、16……入出力ポート、17……割込み発生回路。
発明にて用いられる割込み処理ルーチンの処理フローを
示す図、第３図，第４図は従来例を示すブロック図であ
る。 11……CPU、13……入出力デバィス、15……パワースイ
ッチ、16……入出力ポート、17……割込み発生回路。
Claims (1)
- (57)【特許請求の範囲】 １．入出力デバイスが動作モードとスタンバイモードを
持ち、そのコントロールがCPUからの命令によって行わ
れるパーソナルコンピュータであって、 前記入出力デバイスがスタンバイモードにおいて、前記
CPUから前記入出力デバイスをアクセスするための入出
力命令が発行されたとき、それを検知し前記CPUに割り
込みを発生する手段と、 この発生された割り込みに応答して前記CPUによって実
行される割り込み処理で、前記入出力デバイスを前記ス
タイバイモードから動作モードに切り替えるためのコマ
ンドを前記CPUに発行させる手段と、 前記コマンド発行後、前記入出力デバイスに対して発行
された先の入出力命令を再度実行する手段とを具備する
ことを特徴とするパーソナルコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276024A JP2667411B2 (ja) | 1987-10-31 | 1987-10-31 | パーソナルコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276024A JP2667411B2 (ja) | 1987-10-31 | 1987-10-31 | パーソナルコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01118915A JPH01118915A (ja) | 1989-05-11 |
| JP2667411B2 true JP2667411B2 (ja) | 1997-10-27 |
Family
ID=17563730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276024A Expired - Fee Related JP2667411B2 (ja) | 1987-10-31 | 1987-10-31 | パーソナルコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667411B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3541034B2 (ja) * | 1990-03-23 | 2004-07-07 | 松下電器産業株式会社 | 情報処理装置 |
| JP3487595B2 (ja) * | 1990-03-23 | 2004-01-19 | 松下電器産業株式会社 | 情報処理装置 |
| JP2003223155A (ja) * | 1990-03-23 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
| US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP5244759B2 (ja) * | 2009-10-05 | 2013-07-24 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置および画像形成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288725A (ja) * | 1985-06-13 | 1986-12-18 | 沖電気工業株式会社 | 電子機器の電源制御方式 |
-
1987
- 1987-10-31 JP JP62276024A patent/JP2667411B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01118915A (ja) | 1989-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3799130B2 (ja) | ネットワーク使用中の節電機能を有するコンピュータの節電モード切換方法 | |
| JP3442100B2 (ja) | コンピュータシステムのシステムイメージをセーブする方法及びこの方法を実施するコンピュータシステム | |
| US20020095609A1 (en) | Multiprocessor apparatus | |
| JPH0667768A (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| JPH086681A (ja) | 省電力制御システム | |
| JPH05108218A (ja) | コンピユータシステム | |
| JP2667411B2 (ja) | パーソナルコンピュータ | |
| JPS60218152A (ja) | マイクロ・プロセツサ | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| TW550451B (en) | Programmable power-on system and method for central processing unit | |
| JPS6381537A (ja) | コンピユ−タシステム | |
| JPS6048770B2 (ja) | 情報処理方式 | |
| JPH0587856B2 (ja) | ||
| KR20010085133A (ko) | 메모리 전원 제어방법 | |
| JPH0588775A (ja) | クロツク切替え方式 | |
| JPH08272653A (ja) | フリーズ処理システム | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JPH02228731A (ja) | システム切替え制御方式 | |
| JPH04195316A (ja) | 省電力回路 | |
| JPH04149613A (ja) | パーソナルコンピュータ | |
| JPS6158019A (ja) | 電源維持装置 | |
| JPH0566883A (ja) | 座標入力装置 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |