JPH04149613A - パーソナルコンピュータ - Google Patents

パーソナルコンピュータ

Info

Publication number
JPH04149613A
JPH04149613A JP2269406A JP26940690A JPH04149613A JP H04149613 A JPH04149613 A JP H04149613A JP 2269406 A JP2269406 A JP 2269406A JP 26940690 A JP26940690 A JP 26940690A JP H04149613 A JPH04149613 A JP H04149613A
Authority
JP
Japan
Prior art keywords
cpu
time
sleeve
key input
sleep mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2269406A
Other languages
English (en)
Inventor
Koichi Dewa
浩一 出羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2269406A priority Critical patent/JPH04149613A/ja
Publication of JPH04149613A publication Critical patent/JPH04149613A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の目的1 (産業上の利用分野) この発明は、バッテリー駆動のパーソナルコンピュータ
に係わり、特に、パワーセーブ機能を実行するパーソナ
ルコンピュータに関する。
(従来の技術) 従来、ハ・ソテリーを内蔵するパーソナルコンピュータ
では、バッテリーの消費電力を減らし、バッテリーの駆
動時間を長くする様々なパワーセーブ機能か考えられた
。このパワーセーブ機能の一つに「スリーブ機能」かあ
る。このスリーブ機能とは、CPUの駆動周波数を最小
値に設定する事である。これによりCPUが消費する消
費電力を最小にする事かできる。
以下、第3図(a)(b)を用いて従来のスリーブ機能
の動作を説明する。
CPUがスリーブモードに入る場合、2つの方法がある
。その1つは、アプリケーションソフトウェアか、KB
  BiO2に対して、 getkey  code 
 コマンドを発行する方法である。このコマンドは、キ
ーボードからのキー入力が行われるまで、CPUは自動
的にスリープモー1・に置かれる3、このコマシト発行
後、アプリケーショ二゛ノフトウエアは他の処理を実行
しない。他の1つは、アプリケーションソフトウェアが
、KB  BiO2に対して、 check、  ke
yavailableゞコマン1〜を発行する方法であ
る。このコマンドは、入出力ステータスチエツクルーチ
ンで用いられる。この人出力ステータスチェ・ソクルー
チシ・では、まず、CPUからのI10応答があるか否
かか判断される(ステップ210)。ステ・ツブ210
て、KB  BiO2かcpUからのI−O応答かない
と判断し、たならば、CPUの動作状態を7賀すCP 
Uアイトルステータスレジスクのビットをチエツクする
(ステップ230)。この特定ビットは、以下の場合に
セ・ソト。
jセットされる。その特定ビ・ソトのボートをKBB 
I OSが読込んた時とID M Aサイクルの時とに
限り、このピントをセット(CPtJは、アイドル状態
)する。また、システムリセ・ソト、スリーブ禁止時、
人出力り−1・/ライトとビデオメモリ1−ド/′ライ
ト時に、この特定ビットをリセット(CPtJは、ビン
イ状態)とする。ステップ230の判断結果に基つき、
CPUかア・イトル状態であるならば、スリーブ起動カ
ウンタを1カウントアツプする。このスリーブ起動カウ
ンタが、10回未満の場合、および、先のステップ23
0の判断結果が、アイドル状態でない場合、CPUのB
USY状態をBUSY−“1′とする。また、スリーブ
起動カウンタが、10回以上である場合、CPUの特定
レジスタのフラッグをスリーブモードにセットする(ス
テップ240)。そして、ステップ240では、人出力
等(INT、NMI)の割込み発生と同時に、CPUを
スリーブモートから復帰させる。尚、先のステップ21
0で、KB  BiO2が入出力の応答があると判断し
たならば、BtJSY−“0”とする。
アプリケーションソフトウェアでは、CPLIのBUS
Y状態を判断し、入出力の応答かあるまで、何か他の処
理を実行する(ステップ220)。
この様な方法にした場合、市販アプリケーションソフト
ウェアの中には、上記“cheek  key  av
ailable+コマンドを連続的に10回以上KB 
 BiO2に肘して発11するものかある。この様なア
プリケ−ション をパーソナルコンビコータで実行すると、オペレタかコ
ンピュータの1イスプレイ正面に向かって−4を練って
いる間に、CPUかスリーブモートへ移行する。この為
、キー人勾の応答速度が、著しく遅くなるという不具合
か生し、た。
(発明が解決し、ようとする課題) 本発明は、上記のような従来技術の欠点を除去し、パワ
ーセーブ機能の−っであるスリーブ機能を時間的に制御
する事により、より使い勝手を向上したパーソナルコン
ビコータを提供することを目的とする。
[発明の構成] (課題を解決するための手段) 」−足間的を達成するために、本発明では、キーボード
からのコマンド入力に応答して、コンピュータの各・1
−ドウエアを制御するCPUと、前記CP Uのアイド
ル状態に基つき、前記CPUの駆動周波数を切替え、パ
ワーセーブを実行するパーツナルコンピュータに於いて
、前記キーボードからのキー入力後の時間を計測する手
段と、前記計測手段の計測結果に基づき、所定時間経過
後、前記CPUのアイドル状態を判断する手段と、前記
判断手段の判断結果に基づき、前記駆動周波数の切替を
制御する手段を具備し2、前記計測結果が前記所定時間
を経過していない場合は、前記パワーセーブの実行を禁
ずることを特徴としたパーツコルコンピュータを提供す
る。
(作用) このように構成されたものに於いては、・キーボードか
らのキー入力後の時間を計測する。そして、キー入力か
らの一定時間経過後、CPUのステータス状態を判断す
る。そして、キー入力から一定時間後であってCPtJ
がアイドル状態である場合に、CPUへ供給される駆動
周波数を切替える。
その結果、CPUはスリーブモードに移行する。
(実施例) 以下、図面を参照L5て本発明の実施例について説明す
る。
第1図は、本発明の一実施例のシステト構成を示すブロ
ック図である。。
図において、■はCP t、lてあり、ROMに内蔵さ
れたプログラムを実行し、システムバス17を介して各
バー1:ウエアを制御する。このCPUIは、例えば、
インテル社製の32ビツトCPU“80386SX”で
ある。スリーブモード時、CP U 、1の駆動周波数
は16MF(zから4 M Hzへ切替えられる3、3
はROMであり、キーボード制御用BIO3(KB  
BiO2)、タイマ割込み制御用BIO3(Ti  B
iO2) や文字パターンを記憶しまたキャラクタ−ジ
ェネレーション等を内蔵する。5はスリーブ制御レジス
タであり、cpuiがスリーブモードのときセットされ
、割込み発生等によってリセットされる。このスリーブ
制御レジスタ5かセ・ソトされると、CPUIは自身の
駆動周波数をスリーブモード駆動周波数(4MHz)に
設定する。7はタイマーであり、キーボード9からのキ
ー入力から次のキー入力までの時間を計測し、一定時間
後、次のキー入力が行われない場合、CPUIに対して
タイマー割込みを発生させる。9はキーボードであり、
データ入力やコマンド入力を行う。11はCPUアイド
ルステータスレジスタであり、CPtJlの動作状態を
ステータスとして記憶する。13は割込みコントローラ
であり、タイマ7からの割込み信号発生をシステムバス
17を介してcpuiに通知する。15はDMA (D
IRECT MEilOllY ACCESS)装置で
あり、CPUIを介さずに直接にI10機器とメモリ間
でシステムバス17を介してデータのやりとりを行う。
これにより高速・大容量のデータ転送がCPUIのオー
バヘッドを伴わずに可能となる。19はBack−up
  RAMであり、リジーム実行時のシステムコンフィ
グレーション情報記憶の他に、スリーブイネーブルカウ
ンタ191スリーブ起動カウンタ192を内蔵する。こ
のRAM19はバッテリー(図示省略)によってバック
アップされる。
第2図(a)(b)は、本発明実施例の入出力ステータ
スチェ・・tクルーチンの動作を示すフローチャートで
ある。以下、本発明実施例の動作について、詳細に説明
Aる。
CPUIの入出力処理の間、一部のアプリケーン3二・
ソフトウェアではWait状態に入るか、CPUIから
の入出力の応答があるまで、何か他の処理を実行する。
後者の場合、アプリケーションソフトウェアは、システ
ムのキーボード基本人出カル−チン(K B  B I
 OS : Ba5ic 1npu! 0u1)+ut
 5H1elll) (図示省略)に対して“Chee
kKey  Available” コマンドを発行す
る。KB  BiO2は、CPUIからのI /’ 0
応答の有・無を判断する(ステップ100)。KB  
BiO2は前記ステップ100でI/′0応答無し古判
断したならば、Back−up  RAM19内のスリ
ーブEnableカウンタ+91のカウント時間かある
一定時間以上であるか判断する(ステ・ツブ110)。
スリーブEnableカウンタは、割込みコントローラ
7からのクイマ割込み信号を受けて1カウントア・ツブ
する1、ステップ110でスリーブEnableカウン
タ191のカウント値がある一定時間以上でないと判断
したならば、KB  BiO2はアプリケーションソフ
トウェアに対してCPU1がビジィ状態であることを示
すBUSY=“1”の信号を送出す(ステップ16o)
他方、スリーブEnableカウンタ191のカウント
値がある一定時間以上であると判断したならば、KB 
 BiO2はCPUアイドルステータスレジスタ11の
状態を判断しに行く (ステップ12o)。もしステッ
プ120てcpuiがビジィ状態であると判断したなら
ば、つまり、デイスプレィの表示速度等のビデオアクセ
ス時や、他の入出力に対するリアルタイムアクセス時、
KB  BiO2はステップ140へ進む。ステップ1
40ではKB  BiO2はスリーブEnableカウ
ンタ191 とスリーブ起動カウンタ192を夫々クリ
アリセットする。そして、両カウンタ19+、  +9
2のクリアリセット;、た後、KB  BiO2はBU
SY=“1”を発行する(ステップ160)。
先のステップ120の処理判断で、CPUIは現在アイ
ドル状態であると判断したならば、KBBIO8はスリ
ーブ起動カウンタ192を1カウントアツプする(ステ
ップ130)。ステップ130のカウントアツプ後、K
B  BiO2はスリーブ起動カウンタ192のカウン
ト数を判断する(ステップ150)。ステップ150で
カウンタ192のカウント数が10回未満ならば、KB
  BiO2(!BUSY= ”1”を発行する(ステ
ップ160)。他方、ステップ150でカウンタ192
のカウント数が10回以上ならば、ステップ170へ進
む。そして、このステップ170では、KBBIO5は
スリーブ制御レジスタ5のフラッグをセットする。この
結果、CPUIは4MHzで駆動されスリーブモードに
設定される。また、ステップ170でハードウェアの割
込み(INT、NMI)が発生するとCPUIは16M
Hzで駆動されスリーブモードから通常動作に復帰する
そして、第3図(a)に示したアプリケーションソフト
ウェアの処理に復帰する。
また、先のステップ100でeputからのI7′O応
答有りき判断したならば、KB  BiO3はB U 
S Y−“1−”をアプリケーションソフトウェアに対
して発行する。BUSY−“1゛発行後、アプリケーシ
ョンソフトウェアは第3図(a)に示すデータ入出力の
処理を実行する。
以上の様に本発明によれば、CPU 1のステータスを
チエツクする前に、KB  BiO2がキーボードから
のキー入力の有・無を一定時間確認する。そして、キー
入力時間が一定時間内であれば、CPtJビジィ状態と
して取扱い、スリーブモートへの移行を禁する。この為
、KB  BiO2に対し’check  key  
availableコマンドを10回以上発生するアプ
リケーションソフトウェアをパーソナルコンピュータで
実行しても、スリーブモードにならないで処理を行う事
ができる。
[発明の効果〕 以上述べてきたように、本発明によれば、スリーブ機能
をキー入力後の時間を考慮して制御する事により、より
使い勝手を向上し、たパーソナルコンビエータを提供で
きる効果かある。
【図面の簡単な説明】
第1図は、本発明に係わるパーソナルコンピュータのシ
ステム構成を示すブロック図である。第2図(a)(b
)は、本発明のアプリケーションソフトウェアの入出力
ステータスをチエツクするフローチャートである。第3
図(a)は、アプリケーションソフトウェアの入出力動
作を示すフローチャートである。第3図(b)は、従来
のアプリケーションソフトウェアの入出力ステータスを
チエツクするフローチャートである。 1・・・CPU、3・・・ROM、5・・・スリーブ制
御レジスタ、7・・・タイマ、9・・・キーボード、1
1・・・CPUアイドルステータスレジスタ、13・・
・割込みコントローラ、15・・・DMA、I7・・・
システムバス、1g・・・Back−up  RAM

Claims (1)

    【特許請求の範囲】
  1. キーボードからのコマンド入力に応答して、コンピュー
    タの各ハードウェアを制御するCPUと、前記CPUの
    アイドル状態に基づき、前記CPUの駆動周波数を切替
    え、パワーセーブを実行するパーソナルコンピュータに
    於いて、前記キーボードからのキー入力後の時間を計測
    する手段と、前記計測手段の計測結果に基づき、所定時
    間経過後、前記CPUのアイドル状態を判断する手段と
    、前記判断手段の判断結果に基づき、前記駆動周波数の
    切替を制御する手段を具備し、前記計測結果が前記所定
    時間を経過していない場合は、前記パワーセーブの実行
    を禁ずることを特徴としたパーソコルコンピュータ。
JP2269406A 1990-10-09 1990-10-09 パーソナルコンピュータ Pending JPH04149613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2269406A JPH04149613A (ja) 1990-10-09 1990-10-09 パーソナルコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2269406A JPH04149613A (ja) 1990-10-09 1990-10-09 パーソナルコンピュータ

Publications (1)

Publication Number Publication Date
JPH04149613A true JPH04149613A (ja) 1992-05-22

Family

ID=17471972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2269406A Pending JPH04149613A (ja) 1990-10-09 1990-10-09 パーソナルコンピュータ

Country Status (1)

Country Link
JP (1) JPH04149613A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675654A (ja) * 1992-08-25 1994-03-18 Hokkaido Nippon Denki Software Kk コンピュータの節電方式
US5519757A (en) * 1993-04-19 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Wireless telephone set

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675654A (ja) * 1992-08-25 1994-03-18 Hokkaido Nippon Denki Software Kk コンピュータの節電方式
US5519757A (en) * 1993-04-19 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Wireless telephone set

Similar Documents

Publication Publication Date Title
JP3090767B2 (ja) コンピュータシステムの節電制御装置
US5390350A (en) Integrated circuit chip core logic system controller with power saving features for a microcomputer system
US5765003A (en) Interrupt controller optimized for power management in a computer system or subsystem
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US5878264A (en) Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure
US4851987A (en) System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US7188262B2 (en) Bus arbitration in low power system
JP3058986B2 (ja) コンピュータシステムの節電制御装置
US6055643A (en) System management method and apparatus for supporting non-dedicated event detection
US5551044A (en) Method and apparatus for interrupt/SMI# ordering
EP0617364A3 (en) Computer system that exceeds the write protection status while running in system administration mode.
JPH05108218A (ja) コンピユータシステム
CN100410911C (zh) 中断控制器、中断信号预处理电路及其中断控制方法
JPH0997128A (ja) 情報処理システム
US6317841B1 (en) Computer system using stop clock function of CPU to enter low power state
US20070162772A1 (en) Power saving method and system thereof
JPH04149613A (ja) パーソナルコンピュータ
US6523122B1 (en) Computer system for displaying system state information including advanced configuration and power interface states on a second display
JP2667411B2 (ja) パーソナルコンピュータ
JPH0876875A (ja) マイクロコンピュータ応用システム
JP2000285227A (ja) 情報処理装置とその制御方法
JP3047534B2 (ja) 電力低消費システム
JP3302149B2 (ja) コンピュータシステム
EP0425843A2 (en) Enhanced locked bus cycle control in a cache memory computer system
KR0150752B1 (ko) 시스템의 전력소모를 줄이기 위한 전력 운영 방법