KR0150752B1 - 시스템의 전력소모를 줄이기 위한 전력 운영 방법 - Google Patents

시스템의 전력소모를 줄이기 위한 전력 운영 방법

Info

Publication number
KR0150752B1
KR0150752B1 KR1019950012295A KR19950012295A KR0150752B1 KR 0150752 B1 KR0150752 B1 KR 0150752B1 KR 1019950012295 A KR1019950012295 A KR 1019950012295A KR 19950012295 A KR19950012295 A KR 19950012295A KR 0150752 B1 KR0150752 B1 KR 0150752B1
Authority
KR
South Korea
Prior art keywords
state
power
clock
input
predetermined
Prior art date
Application number
KR1019950012295A
Other languages
English (en)
Other versions
KR960042296A (ko
Inventor
최진국
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950012295A priority Critical patent/KR0150752B1/ko
Publication of KR960042296A publication Critical patent/KR960042296A/ko
Application granted granted Critical
Publication of KR0150752B1 publication Critical patent/KR0150752B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 시스템이 온 상태로 동작 중 일정시간동안 외부로부터 입력이 없으면 도우즈 상태로 천이하는 단계(①); 상기 도우즈 상태에서 일정시간동안 외부로부터 입력이 없으면 준비 상태로 천이하는 단계(②); 상기 준비 상태에서 일정시간동안 외부로 부터 입력이 없으면 정시 상태로 천이하는 단계(③); 상기 도우즈 상태, 준비 상태, 정지 상태 각각에서 외부로부터 입력이 있으면 상기 온 상태로 천이하는 단계(④ ⑤, ⑥)를 포함하는 것을 특징으로 하며, 종래에 비해 더욱 세밀한 전력 운영이 가능하도록 하고, 또한 입/출력 핀의 수를 증가를 억제하여 회로를 복잡하게 하지 않으면서도 주변기기를 제어할 수 있어 소모전력을 감소시킬 수 있고, 따라서 기기의 수면을 연장시킬 수 있는 특유의 효과가 있는 시스템의 전력 소모를 줄이기 위한 전력 운영 방법에 관한 것이다.

Description

시스템의 전력소모를 줄이기 위한 전력 운영 방법
제1도는 본 발명에 따른 전력 운영 상태의 상태 천이도.
제2도는 본 발명에 따라 전력 운영 장치를 적용한 시스템의 일예시 블럭도.
제3도는 본 발명의 전력 운영 방법을 나타낸 흐름도.
제4도는 제3도의 인터럽트 처리 과정의 상세 흐름도.
제5도는 본 발명에 따른 시스템의 주요 내부 신호의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
21 : 중앙처리장치 22 : 클럭 발생부
23 : 전력 운영 장치 24 : 래치부
본 발명은 전력 운영 장치(PMU; Power Management Unit; 이하 PMU라 칭함)를 사용하여 시스템의 전력 소모를 줄이기 위한 전력운영 방법에 관한 것이다.
일반적으로, 종래 데스크 답(Desk top)컴퓨터 시스템에서는 키보드 컨트롤러(Key board controller)의 일부 포트를 사용하거나 칩셋(Chip-set)내부에 PMU기능을 추가해서 시스템의 전력을 운영하는 방법이 있었다. 여기서 종래 시스템의 전력 운영 방법은 온 상태에서 일정 시간 동안 시스템이 아이들(Idle)상태에 있게 되면, 즉 일정 시간 동안 시스템 내로 어떠한 입력이라도 가해지지 않으면 주변기기에 공급되던 전력을 차단하도록 하는 (오프 상태)단계로 이루어진다.
그러나, 상기 키보드 컨트롤러 일부 포트를 사용하는 종래 방법은 주변기기를 제어할 수 있는 포트의 수가 제한되어 결국, 전력 운영할 수 있는 주변기기가 제한 될 수밖에 없는 문제점을 내포하고 있다.
또한, 상기 칩셋 내부에 PMU기능을 추가하는 종래 방법은 추가된 PMU기능으로 인해 칩셋의 입/출력 핀의 갯수가 증가하게 되고, 이로 인하여 다른 기능에 영향을 주거나 회로를 복잡하게 하는 문제점을 역시 내포하고 있다.
상기와 같은 종래기술의 또 다른 문제점은 전력 운영 상태가 온/오프 2단계 뿐으로 좀더 세밀한 전력 운영의 한계를 보여왔다는 것이다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 전력 운영 상태를 온 상태, 도우즈(Dose)상태, 준비(Stan-by)상태, 정지(Suspend)상태로 세분화함으로써 종래에 비해 더욱 세밀한 전력운영이 가능하도록 하고, 또한 마더 보드(Mother board) 칩셋의 확장버스(Extended bus)를 PMU가 공유할 수 있도록 시스템을 설계함으로써 입/출력 핀의 수의 증가를 억제하여 회로를 복잡하게 하지 않으면서도 주변기기를 제어할 수 있는 포트의 수를 증대시킬 수 있는 전력 운영 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 중앙처리장치와; 시스템의 상태에 따라 전력 상태를 조절하기 위한 제어신호를 발생하는 전력 운영 장치와; 상기 제어신호에 따라 상기 중앙처리장치와 전력운영장치에 클럭을 공급하도록 구성된 클럭발생부를 구비하는 시스템의 전력소모를 줄이기 위한 전력 운영 방법에 있어서, 시스템이 온 상태로 동작 중 일정시간동안 외부로부터 입력이 없으면 도우즈 상태로 천이하는 제1단계; 상기 도우즈 상태에서 일정시간동안 외부로 부터 입력이 없으면 준비 상태로 천이하는 제2단계; 상기 준비 상태에서 일정시간동안 외부로부터 입력이 없으면 정시 상태로 천이하는 제3단계; 상기 도우즈 상태, 준비 상태, 정지 상태, 각각에서 외부로부터 입력이 있으면 상기 온 상태로 천이하는 제4단계; 및 상기 제1단계 내지 제4단계 중 어느 한의 단계에서라도 시스템 상에 오류가 발생하면 모든 동작을 종료하는 제5단계를 포함하되, 상기 온 상태는 상기 클럭 발생부가 예정된 속도의 클럭을 발생하고, 모든 주변기기의 전력이 온된 상태이고, 상기 도우즈 상태는 상기 클럭 발생부 상기 온 상태에 비해 낮은 속도의 클럭을 발생하고, 예정된 일부 주변기기의 전력 공급이 차단된 상태이고, 상기 준비 상태는 상기 클럭발생부가 상기 도우즈 상태와 동일한 속도의 클럭을 발생하고, 예정된 모든 주변기기의 전력 공급이 차단된 상태이고, 상기 정지 상태는 상기 클럭발생부가 정지된 클럭을 발생하고, 예정된 모든 주변기기의 전력 공급이 차단된 상태인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
먼저, 본 발명의 기본적인 원리에 대해서 알아본다.
본 PMU는 종래에 비해 좀 더 세밀한 전력 제어를 위해 전력 상태를 4단계로 정의하였으며, 마더 보드 (Mother board) 칩셋의 XD버스를 이용해서 전력 제어 레지스터 값 송출 및 정상 적인 XD버스기능을 겸용으로 사용하게 함으로써 칩셋의 입/출력 패드 수의 증가를 억제하였다.
또한, 각 전력 상태에서 다른 상태로 천이할 때 주변기기 및 시스템클럭을 제어하게 하였다.
즉, 본 발명은 시스템의 아이들 상태를 감지하여 하드 디스크(Hard disk), 플로피 디스크(Floppy disk), 팩스＆모뎀(Fax＆Modem) 및 모니터(Monitor)등 여러 주변기기의 전력 소모를 4단계로 제어하고, 특히 마더보드의 시스템 클럭 속도를 전력 운영 상태에 따라 조절함으로써 전체 시스템이 전력 소모를 최소화하는 것이 중요 기술로서, 여기서 PMU가 제어하는 각각의 전력 상태 및 상태 천이가 제1도에 도시되어 있다.
제1도는 본 발명에 따른 전력 운영 상태의 상태 천이도로서, 도면의 도시된 바와 같이 본 발명에서 세밀한 전력 제어를 위한 전력 운영 상태 및 상태 천이는 다음과 같다.
먼저, 본 발명에 따른 각각의 전력 상태는 다음과 같다.
1. 온 상태(11)(On mode)
-완전한 속도를 가지는 시스템 클럭(Full speed system clock).
-모든 주변기기의 전력이 온.
2. 도우즈 상태(Dose mode)
-낮은 속도의 시스템 클럭.
-스톱 그랜트 스테이트(Stop grant state)
-일부 주변기기의 전력 공급 차단.
3. 준비 상태(13)(Stand-by mode)
-낮은 속도의 시스템 클럭.
-스톱 그랜트 스테이트.
-모든 주변기기의 전력 공급 차단.
4. 정지 상태(14)(Suspend mode)
-시스템 클럭 정지.
-모든 주변기기의 전력 공급 차단.
상기 상태간 천이 조건은 정해진 시간동안 아무런 활동(Activity)이 없을 때, 즉 정해진 시간동안 아무런 입력이 가해지지 않을 때 ①, ②, ③의 경우가 되며, 어떠한 활동이라도 감지되면, 즉 어떠한 입력이 라도 가해지면 ④, ⑤, ⑥의 경우가 된다. 도면에서 ⑦, ⑧, ⑨는 사용자에 의해서나 소프트웨어에 의해서 직접 제어되는 경우, 예를 들어 ⑦, ⑧, ⑨중 어느 하나에 해당하는 핫키(Hot-key)를 사용자가 임의로 누르게 되는 경우이다. 여기서, 참고적으로 사용자에 의해 직접 제어될 때 발생하는 신호는 EPMI#(Exteral power Management Interrrupt)라 하며, 소프트웨어에 의해 집접제어될 때 발생하는 신호는 APM(Advanced Power Management)이라 한다.
전력 상태를 구현하기 위한 시스템의 구성이 제2도에 도시되어 있다.
제2도는 본 발명에 따라 PMU를 적용한 시스템의 일예시 블록도로서, 도면에 도시된 바와 같이 본 시스템은 기본적으로 중앙처리장치(CPU ; Cental Processing Unit)(21), 클럭발생부(22), PMU(23), 래치부(24)를 구비한다.
기본 신호로서 CPU(21)와 통신하기 위한 XD, SMIACT#, SMI# 및 SPTCLK#가 있으며, 주변기기 제어값을 래치부(24)에 래치시키기 위한 PEN신호가 있다. 참고적으로, 상기 여러 신호는 인텔의 마이크로 프로세서에서 사용되는 용어로서, 그 의미는 다음과 같다.
- SMEACT : SMI활성화 신호.
-SMI# : 시스템 운영 인터럽트 발생을 알리는 신호.
-PEN : XD버스에 나타난 데이터를 래치부(24)에 래치하기 위해 PMU(23)가 발생하는 상승 에지(Rising edge)펄스 신호.
- STPCLK# : 스톱 클럭 신호로서 PMU(23)에서 발생하여 클럭발생부(22)로 공급된다. 그러면 클럭발생부(22)는 CPU(21)와 PMU(23) 등에 공급되는 클럭(MCLOCK)을 낮춘다.
즉, 클럭 발생부(22)는 PMU(23)에서 발생되는 STPCLK#신호에 따라 CPU(26) 및 PMU(23)등 시스템 전체 (특히 마더 보드)에 공급되는 클럭의 속도를 제어한다.
클럭 방생부(22)는 ST0,ST1의 값에 따라 'DOSE# = 로우(Low)'시 출력 클럭 MCLOCK값을 다음 표(1)과 같이 조절한다.
제2도와 같은 구성에서 S2=0, S1=0, S0=0, ST0=0, ST1=래치부(24)의 한 핀의 출력값(본 실시예에서는 8번 출력핀)이 각각 입력되며, PMU의 STPCLK#의 출력이 클럭발생부의 입력으로 입력되고, 온상태에서 PMU의 STPCLK#이 하이 이므로, DOSE#이 하이(High)의 값을 가져 ST0와 ST1의 값에 관계없이 클럭이 50MHz나 100MHz로 발생된다. (본 실시예에서는 MCLCLK1을 클럭으로 하기로 한다.)
준비상태에서는 STPCLK#(즉, DOSE#)이 로우(Low)로 천이하므로, MCLO DK1=4Mhz로 감소한다(이때, ST1은 하이).
정지상태에서는 먼저PMU(23)가 래치부(24)의 8번 출력핀에 로우를 출력하고, 이에 따라 ST1에 로우가 입력되어 MCLOCK1이 완전히 0MHz가 된다.
제3도는 본 발명의 전력 운영 방법을 나타낸 흐름도로서, 각 전력 상태간의 구체적인 흐름을 보여준다.
도면에 도시된 바와 같이 본 발명의 전력 운영 방법은 먼저, 전력 온 직후 시스템은 온 상태(31)로 동작하다가 미리 정해진 (주로 사용자에 의해 정해진)시간동안 시스템에서 액지비티가 없으면, 즉 일정시간동안 외부로 부터 입력이 없으면(33) 인터럽트를 처리(34)한다. 인터럽트 처리(34)는 PMU(24)가 'SMI# = 로우'로 CPU에 보내고, 이에 대응하여 CPU(21)가 'SMIACT# = 로우'를 PMU에 보내는 과정을 거치게 되며, 상세한 설명은 제4도를 참조하여 차후에 설명하기로 한다.
한편, 여기서, 시스템이 온상태에 있다가 시스템 상에 오류가 발생하면(32) 모든 동작을 종료한다.
인터럽트 처리(34)는 현재의 전력 상태를 감지해서 해당 상태로 천이하기 위하여 XD버스를 잠시 이용하도록 동작된다.
인터럽트 처리(34)후, STPCLK#에 로우값을 주어(35) 클럭의 속도를 감소시키게 된다. 따라서, 시스템은 온 상태에서 도우즈 상태로 천이하게 된다.(36)
도우즈 상태에서 미리 정해진 시간 동안 외부에서 입력이 없으면(37) 다시 인터럽트 처리(38)하여 준비상태로 천이하고(39), 이어서, 준비 상태에서 미리 정해진 시간 동안 외부에서 입력이 없으면(40) 인터럽트 처리(41)하여 정지상태로 천이한다(42).
여기서, 도우즈 상태(36)에서나, 준비상태(39), 또는 정지상태(42)에 서 외부에서 어떠한 입력이라도 가해지면 인터럽트 처리(44)를 통하여 온상태(31)로 천이해야 한다.
제4도는 제3도의 인터럽트 처리 과정의 상세 흐름도로서, 인터럽트 처리(34)과정을 상세히 살펴본다.
도면에 도시된 바와 같이 인터럽트 처리(34)는 먼저, PMU(24)가 'SMI# = 로우'로 CPU에 보내고(51), 이에 대응하여 CPU(21)가 'SMIACT# = 로우'를 PMU에 보낸다(52)
이어서, PMU가 캐쉬 플러쉬 신호를 발생한 후(53), CPU가 시스템 운영 모드 코드를 실시하도록 하는데(54,55), 이때 CPU는 시스템 운영 모드 프로세서 환경으로 전환(54), 전력 상태를 확인한 후(55), PMU내부에 구비된 8비트 전력 제어 레지스터(PCR ; Power Control Resister)에 현재의 전력 상태에 해당하는 주변기기들의 온/오프를 결정할 데이터를 라이트(WRITE)한다(56).
계속해서, PCR값을 외부 래치부(24)에 래치시키기 위해 CPU는 시스템 운영 코드를 모두 수행한 후, 연속2변에 걸쳐(동작의 신뢰도를 향상시키기 위해서 2번 실시함)입/출력 리드(READ)(43H,44H)를 수행하는데(57), 이때 PMU는 XD버스를 이용해 래치부(24)로 PCR값을 전송하여(58), 시스템 운영 상태를 완료한다. 이어 RSM 명령을 수행하면(59) PMU는 PEN 신호를 발생시켜(60) XD 버스에 실린 PCR값을 래치부에 저장시킨다. 여기서, RSM명령은 인텔 마이크로프로세서의 명령어로서, 인터럽트 수행후 본래의 과정으로 돌아가도록 하는 동작을 수행한다. 즉, RSM명령을 수행하면 인터럽트 수행전에 저장해 놓은 값을 다시 불러서 원상 복구시키는 동작을 한다.
끝으로, 캐쉬 플러쉬 신호를 발생시키고(61),XD버스를 시스템 버스로 되돌림으로써(62) 모든 인터럽트 처리를 완료한다.
제5도는 본 발명에 따른 시스템의 주요 내부 신호의 타이밍도로서, 특히 온 상태에서 도우즈 상태로 천이하는 과정을 일예로 보인 것이다.
도면에서 EC는 인덱스 어드레서(Index address)이고, ED는 인덱스 데이터로서, SMI# 신호 발행 직후 PMU는 CPU로 부터 SMIACT#신호를 입력 받는다. 이어 인덱스 어드레스 6FH에서 현재 천이하고자 하는 전력 상태가 어떤 것인지를 CPU가 읽는다. 계속해서 PCR래지스터에 '77H'를 라이트 한후 SMIACT#가 디스에이블 됨과 동시에 PEN신호를 발생시켜 PCR레지스터에 라이트 한값 '77H'를 래치부에 저장시킨다. 다음으로 STPCLK#신호를 로우로 천이시킴으로써 기본 동작을 완료한다.
여기서, PCR레지스터에 라이트 되는 값 '77H'는 일예로서 사용자에 따라 변경 가능하며, 도면에서 6EH는 전력 제어값을 저장하는 레지스터의 인덱스 어드레스이다.
상기와 같이 이루어지는 본 발명은 종래에 비해 더욱 세밀한 전력 운영이 가능하도록 하고, 또한 입/출력 핀의 수를 증가를 억제하여 회로를 복잡하게 하지 않으면서도 주변기기를 제어할 수 있어 소모전력을 감소시킬 수 있고, 따라서 기기의 수명을 연장시킬 수 있는 특유의 효과가 있다.

Claims (5)

  1. 중앙처리장치와; 시스템의 상태에 따라 전력 상태를 조절하기 위한 제어신호를 발생하는 전력 운영 장치와; 상기 제어신호에 따라 상기 중앙처리장치와 전력운영장치에 클럭을 공급하도록 구성된 클럭발생부를 구비하는 시스템의 전력소모를 줄이기 위한 전력 운영 방법에 있어서, 시스템이 온 상태로 동작 중 일정시간동안 외부로 부터 입력이 없으면 도우즈 상태로 천이하는 제1단계; 상기 도우즈 상태에서 일정시간동안 외부로 부터 입력이 없으면 준비 상태로 천이하는 제2단계; 상기 준비 상태에서 일정시간동안 외부로 부터 입력이 없으면 정지 상태로 천이하는 제3단계; 상기 도우즈 상태, 준비 상태, 정지 상태, 각각에서 외부로부터 입력이 있으면 상기 온 상태로 천이하는 제4단계; 및 상기 제1단계 내지 제4단계 중 어느 하나의 단계에서라도 시스템 상에 오류가 발생하면 모든 동작을 종료하는 제5단계를 포함하되, 상기 온 상태는 상기 클럭 발생부가 예정된 속도의 클럭을 발생하고, 모든 주변기기의 전력이 온된 상태이고, 상기 도우즈 상태는 상기 클럭 발생부 상기 온 상태에 비해 낮은 속도의 클럭을 발생하고, 예정된 일부 주변기기의 전력 공급이 차단된 상태이고, 상기 준비 상태는 상기 클럭발생부가 상기 도우즈 상태와 동일한 속도의 클럭을 발생하고, 예정된 모든 주변기기의 전력 공급이 차단된 상태이고, 상기 정지 상태는 상기 클럭발생부가 정지된 클럭을 발생하고, 예정된 모든 주변기기의 전력 공급이 차단된 상태인 것을 특닝으로 하는 시스템의 전력소모를 줄이기 위한 전력 운영 방법.
  2. 제1항에 있어서, 상기 상태간 천이는 시스템이 소정 상태로 동작 중 일정시간동안 외부로 부터 입력이 없으면 주변 장치의 전력공급 및 상기 클럭발생부의 클럭 발생 속도를 조절할 수 있도록 하는 인터럽트 처리 단계를 포함하는 것을 특징으로 하는 시스템의 전력소모를 줄이기 위한 전력 운영 방법.
  3. 제2항에 있어서, 상기인터럽트 처리 단계는 상기 중앙처리장치가 사용하던 XD버스를 잠시 사용해서 주변 장치의 전력 공급 및 상기 클럭발생부의 클럭 발생 속도를 조절할 수 있도록 운영되는 것을 특징으로 하는 시스템의 전력소모를 줄이기 위한 전력 운영 방법.
  4. 제2항에 있어서, 상기 인터럽트 처리 단계는 인터럽트를 수행하여 XD버스를 상기 전력 운영 장치가 사용할 수 있게 하는 단계; 캐쉬 플러쉬를 발생하는 단계; 상기 중앙처리장치의 상태를 저장한 후, 시스템 운영 환경으로 전환하는 단계; 시스템 운영 모드 코드를 실시한 후, 현재의 전력 상태를 확인하는 단계; 상기 전력 운영 장치에 구비된 전력 제어 레지스터에 현재의 전력 상태에 해당하는 주변기기들의 온/오프를 결정할 데이터(이하, PCR 값)를 저장하는 단계; 상기 PCR값을 상기 XD버스를 이용하여 예정된 주변기기로 공급하도록 하는 단계; 및 인터럽트를 복구하는 단계를 포함하는 것을 특징으로 하는 시스템의 전력 소모를 줄이기 위한 전력 운영 방법..
  5. 제4항에 있어서, 상기 PCR값을 상기 XD버스를 이용하여 예정된 주변기기로 공급하도록 하는 단계는 상기 PCR값을 예정된 주변기기로 공급하도록 구성된 래치부에 상기 XD버스를 사용해서 PCR값을 저장하는 것을 특징으로 하는 시스템의 전력 소모를 줄이기 위한 전력 운영 방법.
KR1019950012295A 1995-05-17 1995-05-17 시스템의 전력소모를 줄이기 위한 전력 운영 방법 KR0150752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012295A KR0150752B1 (ko) 1995-05-17 1995-05-17 시스템의 전력소모를 줄이기 위한 전력 운영 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012295A KR0150752B1 (ko) 1995-05-17 1995-05-17 시스템의 전력소모를 줄이기 위한 전력 운영 방법

Publications (2)

Publication Number Publication Date
KR960042296A KR960042296A (ko) 1996-12-21
KR0150752B1 true KR0150752B1 (ko) 1998-10-15

Family

ID=19414722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012295A KR0150752B1 (ko) 1995-05-17 1995-05-17 시스템의 전력소모를 줄이기 위한 전력 운영 방법

Country Status (1)

Country Link
KR (1) KR0150752B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087876A (ko) * 2000-03-09 2001-09-26 구자홍 중앙처리장치의 클럭제어방법

Also Published As

Publication number Publication date
KR960042296A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US6085330A (en) Control circuit for switching a processor between multiple low power states to allow cache snoops
JP3454866B2 (ja) バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路
JP3406594B2 (ja) コンピュータ電力管理システム
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
EP0242010B1 (en) Clock circuit for a data processor
US5446906A (en) Method and apparatus for suspending and resuming a keyboard controller
JP4070824B2 (ja) コンピュータシステムおよび割込制御装置
US20020095609A1 (en) Multiprocessor apparatus
JPS62169219A (ja) 情報処理システム
US8281171B2 (en) Adjustment of power-saving strategy depending on working state of CPU
EP1552371A2 (en) A method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
EP1742143A1 (en) Method and system for power consumption management, and corresponding computer program product
KR20040034314A (ko) 휴대용 컴퓨터의 전력 관리 방법
JP3789792B2 (ja) 携帯型コンピュータシステム及びその制御方法
JP3805913B2 (ja) コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
EP0421431B1 (en) A computer system with a sleep function
JP4202754B2 (ja) バス結合された回路ブロックのための電力管理の方法及び構成
KR0150752B1 (ko) 시스템의 전력소모를 줄이기 위한 전력 운영 방법
JPH0643960A (ja) ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ
CN103970253B (zh) 省电操作方法与电子装置
US7120811B1 (en) Method and apparatus for detection of a power management state based on a power control signal controlling main power to the computer system and a power control signal controlling power to system memory and waking up therefrom
KR950007113B1 (ko) 컴퓨터의 전원 제어 장치
TWI395096B (zh) 電源管理方法及其相關晶片組及電腦系統
KR19990048882A (ko) 절전형 컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee