KR950007113B1 - 컴퓨터의 전원 제어 장치 - Google Patents
컴퓨터의 전원 제어 장치 Download PDFInfo
- Publication number
- KR950007113B1 KR950007113B1 KR1019930012004A KR930012004A KR950007113B1 KR 950007113 B1 KR950007113 B1 KR 950007113B1 KR 1019930012004 A KR1019930012004 A KR 1019930012004A KR 930012004 A KR930012004 A KR 930012004A KR 950007113 B1 KR950007113 B1 KR 950007113B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- power
- timer
- input
- computer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명 컴퓨터의 전원 제어 장치 구성도.
제2도는 제1도에 대한 주변기기 상태 입력이 없을 경우의 동작타이밍도.
제3도는 제1도에 대한 주변기기 상태 입력이 있을 경우의 동작타이밍도.
제4도는 제1도에 대한 플립플롭의 진리표이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 타이머 2 : 노아게이트
3 : 어드레스 디코더 4 : 앤드게이트
5 : 플립플롭
본 발명은 퍼스널 컴퓨터의 소비 전력을 감소시킬 수 있는 제어 장치에 관한 것으로, 특히 퍼스널 컴퓨터에 부착하여 사용 가능한 주변기기의 동작 상태를 확인함으로써, 주변기기의 전원을 제어할 수 있는 컴퓨터의 전원 제어 장치에 관한 것이다.
일반적으로, 컴퓨터의 주변기기로서는 모니터, 플로피 디스크 드라이버(Floppy Disk Drive 이하 FDD라 칭함), 하드 디스크 드라이브(Hard Disk Drive 이하 HDD라 칭함), 프린터 등이 부착되어 사용 가능하며, 각 주변기기들은 컴퓨터 본체와 독립적인 전원에 의하여 연결되어 있다.
그러나, 이와 같은 종래 컴퓨터의 전원 장치는 하나의 주변기기가 현재 동작중인 경우에는 전원이 공급되어야 하지만, 동작을 안하고 대기 상태에서도 전원이 공급되어 불필요한 전력을 소비하게 되고, 항상 전원이 공급되어 있는 상태이므로 이로인해 주변기기가 과열되어 제품의 성능 및 수명을 단축하게 되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여, 컴퓨터의 전원이 턴-온 되어 있는 상태에서 일정시간동안 주변기기를 사용하지 않을 경우, 주변기기에 인가되는 전원을 자동으로 차단시켜줌을 특징으로 한다.
즉, 타이머를 이용하여 주변기기들의 동작 상태를 확인하며, 일정시간 사용되지 않았을 때에는 타이머로부터 제어 신호를 발생하여, 주변기기에 인가되는 전원을 차단시킴으로써 전력소모를 감소시키고, 또 주변기기에 인가된 전원이 차단되었을 경우, 키보드나 마우스 등을 통해 주변기기 상태 입력이 들어오면 다시 주변기기에 인가된 전원을 연결함으로써, 자동으로 컴퓨터의 전원을 제어토록 한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명 컴퓨터의 전원 제어 장치는 제1도에 도시한 바와 같이, 일정 시간의 경과를 알려주는 타이머(1)와 ; 주변기기의 동작 상태를 확인하여 알려주는 노아게이트(2)와 ; 중앙처리장치에서 전송되는 어드레스를 상기 타이머(1)에 지정하도록 하는 어드레스 디코더(3)와 ; 상기 타이머(1) 및 어드레스 디코더(3)의 출력을 논리곱 연산하여 전원 차단 신호를 출력하는 앤드게이트(4)와 ; 상기 노아게이트(2) 및 앤드게이트(4)에서 발생되는 제어 신호를 래치시켜주는 플립플롭(5)으로 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 제2도 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.
타이머(1)의 내부 레지스터(도시하지 않음)들은 어드레스 버스(Address Bus 이하 A/B라 칭함) 및 데이타 버스(Data Bus 이하 D/B라 칭함), 그리고 제어 신호(Control Signal 이하 CRTL이라 칭함)를 통하여 제어 프로그램에 의하여 초기화 된다.
즉, 전원 차단 제어 출력의 발생 시간 및 취소 시간을 설정한다.
예를 들어 1시간 동안 주변기기들이 동작을 하지 않을 경우로 시간 설정을 하였다면, 타이머(1) 내부에서 실시간 기준(Real Time Base)으로 60분부터 0분까지 감소하면서, 노아게이트(2)를 통해 입력되는 주변기기 동작상태 입력을 체크하여 입력이 없을 경우 즉, 노아게이트(2)에서 출력되어 타이머(1)로 입력되는 타이머(1)의 게이트 입력(a)이 제2도의 b와 같이 “1”인 경우, 상기 타이머(1)의 출력(b)으로 제2도의 c와 같이 “0”값의 단일 펄스를 발생한다.
상기 타이머(1)의 출력(b)인 “0”펄스는 앤드게이트(4)를 통하여 플립플롭(5)의 전원 차단 입력(d)으로 입력되어, 상기 플립플롭(5)의 출력(f)으로 “0”값을 출력시킴으로써, 주변기기 전원 차단 모드(Suspend Mode)로 동작한다.
여기서, 현재 컴퓨터의 전원 제어 장치가 주변기기 전원 차단 모드인 경우의 동작 상태를 살펴보면 다음과 같다.
노아게이트(2)로 입력되는 주변기기 상태 입력에 “1”값이 입력 펄스로 입력되면, 상기 노아게이트(2)를 통하여 타이머(1)의 게이트 입력(a)와 플립플롭(5)의 전원 공급 입력(e)으로 “0”값의 펄스가 전해진다.
상기 타이머(1)의 게이트 입력(a)으로 제3도의 b와 같이 “0”값의 펄스가 입력되면, 타이머(1)는 설정 시간이 감소되다가 게이트 입력(a)인 “0”값의 입력에 의하여 제3도의 c와 같이 처음 60분부터 다시 카운트 함으로써, 상기 타이머(1)의 출력(b)이 지연된다.
한편, 플립플롭(5)의 전원 공급 입력(e)으로 입력된 “0”값의 펄스에 의하여 상기 플립플롭(5)의 출력(f)은 “0”에서 “1”로 전환됨으로써, 주변기기 전원 차단 모드에서 배제된다.
즉, 주변기기에 전원이 공급된다.
상기 플립플롭(5)은 전원 차단 출력(f)을 제어하기 위한 것으로써 이는 제4도의 진리표에 도시한 바와 같이, 전원 공급 입력(e)이 “0”으로 입력되면 플립플롭(5)의 출력(f)은 “1”의 값을 출력함으로써 전원 공급 모드로 되고, 전원 차단 입력(d)이 “0”으로 입력되면 플립플롭(5)의 출력(f)은 “0”의 값을 출력함으로써 전원 차단 모드로 되도록 동작한다.
상기 어드레스 디코더(3)는 타이머(1)의 내부 레지스터 선택 신호(CS) 및 플립플롭(5)의 전원 차단 입력(d)에 필요한 앤드게이트(4)의 포트 제어 입력(c)을 지정하는데 이용되어지며, 이때 상기 어드레스 디코더(3)의 출력(c)은 어느 경우든지 즉시 전원 차단 모드로 전환 가능하도록 구성되어 있다.
따라서, 상기 어드레스 디코더(3)의 출력(c)인 “0”값은 앤드게이트(4)를 통하여 즉시 전원 차단 모드로 전환되어진다.
이상에서 상세히 설명한 바와 같이 본 발명은, 컴퓨터 주변기기의 동작 상태를 확인하여 주변기기의 전원을 자동으로 차단시켜 줌으로써, 컴퓨터 사용시 불필요한 전력소모를 감소시킬 수 있으며, 이로인해 주변기기들의 수명을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 일정 시간의 경과를 알려주는 타이머(1)와 ; 주변기기의 동작 상태를 확인하여 알려주는 노아게이트(2)와 ; 중앙처리장치에서 전송되는 어드레스를 상기 타이머(1)에 지정하도록 하는 어드레스 디코더(3)와 ; 상기 타이머(1) 및 어드레스 디코더(3)의 출력을 논리곱 연산하여 전원 차단 신호를 출력하는 앤드게이트(4)와 ; 상기 노아게이트(2) 및 앤드게이트(4)에서 발생되는 제어 신호를 래치시켜주는 플립플롭(5)을 포함하여 구성함을 특징으로 하는 컴퓨터의 전원 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930012004A KR950007113B1 (ko) | 1993-06-30 | 1993-06-30 | 컴퓨터의 전원 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930012004A KR950007113B1 (ko) | 1993-06-30 | 1993-06-30 | 컴퓨터의 전원 제어 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001455A KR950001455A (ko) | 1995-01-03 |
KR950007113B1 true KR950007113B1 (ko) | 1995-06-30 |
Family
ID=19358254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930012004A KR950007113B1 (ko) | 1993-06-30 | 1993-06-30 | 컴퓨터의 전원 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950007113B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480415B1 (ko) * | 1996-08-14 | 2005-06-07 | 삼성전자주식회사 | 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법 |
KR19990041695A (ko) * | 1997-11-24 | 1999-06-15 | 윤종용 | 컴퓨터 시스템에 있어서 옵션 카드의 전원 강제 차단 장치 |
KR100499611B1 (ko) * | 2002-08-22 | 2005-07-05 | 엘지전자 주식회사 | 컴퓨터 시스템의 전원 관리방법 및 장치 |
-
1993
- 1993-06-30 KR KR1019930012004A patent/KR950007113B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950001455A (ko) | 1995-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446906A (en) | Method and apparatus for suspending and resuming a keyboard controller | |
KR970006390B1 (ko) | 컴퓨터 시스템의 전력 소모 감소 장치 | |
US5910930A (en) | Dynamic control of power management circuitry | |
CA2187501C (en) | Process and apparatus for generating power management events in a computer system | |
US6307281B1 (en) | System and method for reducing power dissipation in a circuit | |
KR960003412B1 (ko) | 컴퓨터 전력 관리 시스템 | |
EP0242010B1 (en) | Clock circuit for a data processor | |
US20020095609A1 (en) | Multiprocessor apparatus | |
JPH02201516A (ja) | パワーセーブ方式 | |
JPH08194563A (ja) | コンピュータシステム | |
JP4382108B2 (ja) | ソフトウェア制御のパワー管理機能を備えたコンピュータ・システム | |
KR100392451B1 (ko) | 휴대용 컴퓨터 시스템 및 그의 제어방법 | |
WO2007122596A1 (en) | Method and system for power-state transition controllers | |
US5629643A (en) | Feedback latch and method therefor | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
US5432944A (en) | Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption | |
KR950007113B1 (ko) | 컴퓨터의 전원 제어 장치 | |
JP2000112587A (ja) | 電力を選択的に割当てるシステム | |
JPH03123919A (ja) | コンピュータシステム | |
US5771390A (en) | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system | |
KR0150752B1 (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 | |
KR950002695B1 (ko) | 휴대용 컴퓨터 시스템의 동작 체크회로 | |
KR0174356B1 (ko) | 퍼스널컴퓨터의 전력제어방법 및 그 장치 | |
WO1995031029A2 (en) | A method and apparatus for controlling power for subsystems | |
KR19990048882A (ko) | 절전형 컴퓨터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020517 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |