JPS62169219A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS62169219A JPS62169219A JP61297873A JP29787386A JPS62169219A JP S62169219 A JPS62169219 A JP S62169219A JP 61297873 A JP61297873 A JP 61297873A JP 29787386 A JP29787386 A JP 29787386A JP S62169219 A JPS62169219 A JP S62169219A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- event
- controller
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims 3
- 238000012545 processing Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
この発明はコンピュータのシステム・クロックを停止す
る装置に関するものであシ、詳細にいえば、バッテリ作
動型のコンピュータのシステム・クロックを停止して、
電力消費を軽減する装置に関するものである。
る装置に関するものであシ、詳細にいえば、バッテリ作
動型のコンピュータのシステム・クロックを停止して、
電力消費を軽減する装置に関するものである。
B、従来技術
データ処理環境において、CPUの時間の大部分はひと
つまたはそれ以上の入出力装置の動作の完了、または操
作員からCPUへの他の入力を待つアイドル・ループに
費やされている。AC電力を使用してCPUへ電力を与
えるシステムにおいて、アイドル・ループに費やされる
時間は、さほど重要ではない。しかしながら、CPUへ
の電力がバッテリから供給される動作環境においては、
CPUによるアイドル・ループに費やされる時間は、不
必要にバッテリの電力を浪費するものとなる。したがっ
て、入出力装置による動作の完了を待っている間、また
は操作員からCPUへの他の入力を待っているときに、
CPUがアイドル拳ループを行うのを防止することが望
ましい。小型コンピュータ、特にポータプル・コンピュ
ータが一般化してくるにつれて、バッテリの電力を節約
することが、次第に重要になってきている。7典型的な
場合、バッテリ作動型のコンピュータは相補型の金属酸
化物シリコン(CMO8)回路を使って、電力の消費を
削減している。しかしながら、これらの0M08回路を
十分に利用するには、回路の使用が必要ない場合に、回
路にクロックを供給しないようにしなければならない。
つまたはそれ以上の入出力装置の動作の完了、または操
作員からCPUへの他の入力を待つアイドル・ループに
費やされている。AC電力を使用してCPUへ電力を与
えるシステムにおいて、アイドル・ループに費やされる
時間は、さほど重要ではない。しかしながら、CPUへ
の電力がバッテリから供給される動作環境においては、
CPUによるアイドル・ループに費やされる時間は、不
必要にバッテリの電力を浪費するものとなる。したがっ
て、入出力装置による動作の完了を待っている間、また
は操作員からCPUへの他の入力を待っているときに、
CPUがアイドル拳ループを行うのを防止することが望
ましい。小型コンピュータ、特にポータプル・コンピュ
ータが一般化してくるにつれて、バッテリの電力を節約
することが、次第に重要になってきている。7典型的な
場合、バッテリ作動型のコンピュータは相補型の金属酸
化物シリコン(CMO8)回路を使って、電力の消費を
削減している。しかしながら、これらの0M08回路を
十分に利用するには、回路の使用が必要ない場合に、回
路にクロックを供給しないようにしなければならない。
周知のように、0M08回路の特性は、回路がクロック
されていない場合のスタンバイ電力の消費が極めて少な
いことである。この電力節減の利点を十分に実現するに
は、データ処理システムで作動する適用業務プログラム
およびオペレーティングΦシステムのソフトウェアは、
CPUが入出力動作の完了あるいは他の操作員入力を待
っているときに、システム・クロックを停止させなけれ
ばならない。
されていない場合のスタンバイ電力の消費が極めて少な
いことである。この電力節減の利点を十分に実現するに
は、データ処理システムで作動する適用業務プログラム
およびオペレーティングΦシステムのソフトウェアは、
CPUが入出力動作の完了あるいは他の操作員入力を待
っているときに、システム・クロックを停止させなけれ
ばならない。
米国特許第3941989号は、電卓の表示モードの間
、低いデユーティ・サイクルの電力と低いデユーティ・
サイクルのパルスを供給する、電卓の電力消費を削減す
る方法を開示している。電卓が実行モードにある際には
、連続的な電力と高速なりロックが供給される。選択さ
れた時間中に、実行モードが開始されないと、クロック
は表示モード中に与えられるものよりも、さらに低くさ
れる。
、低いデユーティ・サイクルの電力と低いデユーティ・
サイクルのパルスを供給する、電卓の電力消費を削減す
る方法を開示している。電卓が実行モードにある際には
、連続的な電力と高速なりロックが供給される。選択さ
れた時間中に、実行モードが開始されないと、クロック
は表示モード中に与えられるものよりも、さらに低くさ
れる。
米国特許第4435761号は、データ伝送用のデータ
送受信装置と、データ処理用の処理装置の両方を有する
データ処理装置を開示して因る。
送受信装置と、データ処理用の処理装置の両方を有する
データ処理装置を開示して因る。
データの伝送中に制御クロック信号の供給を停止する手
段が、与えられる。
段が、与えられる。
データ処理システムのエネルギーを節約する他の手法が
、米国特許第4279020号および米国特許第445
5625号の両方に示されている。
、米国特許第4279020号および米国特許第445
5625号の両方に示されている。
前者においては、CPUが動作を完了した場合に、出力
信号を電源の電力削減副回路に与え、この副回路は次い
で、CPUから電力を除去する。このようにして、CP
Uが動作していないときに、CPUに電力が供給されな
くなる。後者においては、マイクロプロセッサがプログ
ラムを実行していることを示す制御信号を受信した場合
にのみ、電源をマイクロプロセッサに接続するスイッチ
によって、マイクロプロセッサの電流消費量を減少させ
ている。詳細にいえば、電子スイッチを使って、制御信
号を受信しない限り、非導通状態に切り換えるものであ
る。ソフトウェア−プログラムがその実行に、制御信号
の期間よシも長い時間を必要とする場合には、マイクロ
プロセッサは電子スイッチに・信号を供給し、これによ
ってソフトウェア・プログラムが完全に実行されるまで
、電子スイッチを導通状態に保つ。同様な手法が、米国
特許第4203155号に示されている。
信号を電源の電力削減副回路に与え、この副回路は次い
で、CPUから電力を除去する。このようにして、CP
Uが動作していないときに、CPUに電力が供給されな
くなる。後者においては、マイクロプロセッサがプログ
ラムを実行していることを示す制御信号を受信した場合
にのみ、電源をマイクロプロセッサに接続するスイッチ
によって、マイクロプロセッサの電流消費量を減少させ
ている。詳細にいえば、電子スイッチを使って、制御信
号を受信しない限り、非導通状態に切り換えるものであ
る。ソフトウェア−プログラムがその実行に、制御信号
の期間よシも長い時間を必要とする場合には、マイクロ
プロセッサは電子スイッチに・信号を供給し、これによ
ってソフトウェア・プログラムが完全に実行されるまで
、電子スイッチを導通状態に保つ。同様な手法が、米国
特許第4203155号に示されている。
米国特許第4409665号は0M08回路を利用する
メモリを有する電卓における、電力の節約を開示してい
る。2つのスイッチ電圧と単一の非スイッチ電圧を組み
込むことにより、電卓の論理、表示装置インターフェー
スおよびキーストローク検出回路への電力を遮断し、同
時にメモリへの電力を維持する。他の実施例においては
、オフ・モード、表示専用モード、処理専用モード、お
よび表示処理モードなどの多重モードを使って、電力の
散逸を最適化している。キーストロークが検出されるま
で、電卓は表示モードで電力を供給する。キーストロー
クが検出された時点で、処理の完了まで、電力がCPU
に供給される。この電力の節減は第1の回路グループに
接続された第1の電力スイッチング手段、および電力消
費制御装置と第2の回路グループに接続された第2の電
力スイッチング手段を使用して行われる。
メモリを有する電卓における、電力の節約を開示してい
る。2つのスイッチ電圧と単一の非スイッチ電圧を組み
込むことにより、電卓の論理、表示装置インターフェー
スおよびキーストローク検出回路への電力を遮断し、同
時にメモリへの電力を維持する。他の実施例においては
、オフ・モード、表示専用モード、処理専用モード、お
よび表示処理モードなどの多重モードを使って、電力の
散逸を最適化している。キーストロークが検出されるま
で、電卓は表示モードで電力を供給する。キーストロー
クが検出された時点で、処理の完了まで、電力がCPU
に供給される。この電力の節減は第1の回路グループに
接続された第1の電力スイッチング手段、および電力消
費制御装置と第2の回路グループに接続された第2の電
力スイッチング手段を使用して行われる。
C0発明が解決しようとする問題点
この発明の目的は、汎用コンピュータにおいて消費電力
を節減する手段を与えることである。
を節減する手段を与えることである。
D0問題点を解決するだめの手段
この発明の目的によれば、非処理時間中にバッテリ作動
型のコンピュータのCPUのクロッキングをディセーブ
ルする装置および方法が、与えられる。処理動作の完了
時にクロッキングをディセーブルし、複数個のソースの
ひとつによる割込を使用してCPUのクロッキングをエ
ネーブルする手段が、与えられる。これらの割込は、直
接メモリ・アクセス(DMA)割込、ならびに入出力装
置がサービスを必要とする場合に生じる入出力割込を含
んでいる。入出力割込はROM、または入出力装置にサ
ービスを行うために使用される主適用業務プログラムの
いずれかに配置された短いルーチンを呼び出す。入出力
装置は表示装置、印刷装置、ディスケット駆動機構、鍵
盤、およびモデムやR8232通信インタフェースなど
の通信装置、それにシステム・タイマを含んでいる。
型のコンピュータのCPUのクロッキングをディセーブ
ルする装置および方法が、与えられる。処理動作の完了
時にクロッキングをディセーブルし、複数個のソースの
ひとつによる割込を使用してCPUのクロッキングをエ
ネーブルする手段が、与えられる。これらの割込は、直
接メモリ・アクセス(DMA)割込、ならびに入出力装
置がサービスを必要とする場合に生じる入出力割込を含
んでいる。入出力割込はROM、または入出力装置にサ
ービスを行うために使用される主適用業務プログラムの
いずれかに配置された短いルーチンを呼び出す。入出力
装置は表示装置、印刷装置、ディスケット駆動機構、鍵
盤、およびモデムやR8232通信インタフェースなど
の通信装置、それにシステム・タイマを含んでいる。
コンピュータ・システムで動作する適用業務プログラム
およびオペレーティング拳システム・グログラムに、要
求された指定の事象が生じるまで、あるいはオプション
のタイム・アウト期間が経過するまで、システム・クロ
ックおよびCPUの停止を指定する方法を与える機能が
、与えられる。
およびオペレーティング拳システム・グログラムに、要
求された指定の事象が生じるまで、あるいはオプション
のタイム・アウト期間が経過するまで、システム・クロ
ックおよびCPUの停止を指定する方法を与える機能が
、与えられる。
この状況において、事象は複数個の入出力装置のひとつ
、またはDMA動作のいずれかによるシステム割込によ
って生じるものと定義される。
、またはDMA動作のいずれかによるシステム割込によ
って生じるものと定義される。
動作時に、システム・クロックを停止するために使用さ
れるハードウェアが、最初に準備される。
れるハードウェアが、最初に準備される。
この準備自体はクロックを停止するものではなく、クロ
ックを後で停止させるものである。この場合に、割込を
受は取ると、この割込が処理され、準備機構がリセット
される。し〃・しながら、割込が準備後、規定の時間中
に生じないと、システム・クロックは停止される。次い
で、直接メモリ・アクセスの形式での、または入出力装
置からのいずれかの割込を受は取ると、システム・クロ
ックは再スタートされる。
ックを後で停止させるものである。この場合に、割込を
受は取ると、この割込が処理され、準備機構がリセット
される。し〃・しながら、割込が準備後、規定の時間中
に生じないと、システム・クロックは停止される。次い
で、直接メモリ・アクセスの形式での、または入出力装
置からのいずれかの割込を受は取ると、システム・クロ
ックは再スタートされる。
E、実施例
この発明の全体的なシステムを、第1図に示す。
システム・バス44は割込制御装置12、バス制御装置
29を介したCPU11.スリーブ・クロック制御装置
32、直接メモリ・アクセス制御装置13、システムR
AM+5、システムROM 16、鍵盤制御装置17、
システム・タイマ18、ディスケット制御装置19、リ
アル−タイム・クロック21、モデム22およびR82
52通信インタフェース23、表示装置制御装置14、
印刷袋Mインタフェース24、および拡張機能コネクタ
3乙の間での通信を行う。鍵盤制御装置17と鍵盤28
の間、ディスケット制御装置19とディスケット駆動機
構26,27の間、印刷装置インタフェース24と印刷
装置57、ならびに表示装置制御装置14、表示装置2
5および表示装置RAM54の間で、データ通信が行わ
れることに留意されたい。拡張機能コネクタ36は第1
図には示されていない他の入出力装置との通信を行う。
29を介したCPU11.スリーブ・クロック制御装置
32、直接メモリ・アクセス制御装置13、システムR
AM+5、システムROM 16、鍵盤制御装置17、
システム・タイマ18、ディスケット制御装置19、リ
アル−タイム・クロック21、モデム22およびR82
52通信インタフェース23、表示装置制御装置14、
印刷袋Mインタフェース24、および拡張機能コネクタ
3乙の間での通信を行う。鍵盤制御装置17と鍵盤28
の間、ディスケット制御装置19とディスケット駆動機
構26,27の間、印刷装置インタフェース24と印刷
装置57、ならびに表示装置制御装置14、表示装置2
5および表示装置RAM54の間で、データ通信が行わ
れることに留意されたい。拡張機能コネクタ36は第1
図には示されていない他の入出力装置との通信を行う。
直接メモリ・アクセス(DMA)制御装置はクロック部
分と非クロック部分を含んでいる。すなわち、制御装置
13の部分の中には、連続的なりロッキングを必要とす
るものと、必要としないものがある。
分と非クロック部分を含んでいる。すなわち、制御装置
13の部分の中には、連続的なりロッキングを必要とす
るものと、必要としないものがある。
スリーブ・クロック制御装置32は本質的には、スイッ
チ機構である。システム・クロック55はスリーブ・ク
ロック制御装置52へのライン50にクロック入力を与
える。正規のクロッキング動作中に、スリーブ・クロッ
ク制御装置52はこのクロッキング信号を、バス51へ
の出力40に伝える。図示のように、クロッキング信号
けCPU11、ならびにバス51に接続されている装置
の他の部分へ与えられる。非クロッキング期間中に、ク
ロッキング信号が、スリーブ・クロック制御装置32の
出力40に与えられることはない。クロッキング信号が
、鍵盤制御装置17、システム・タイマ18、ディスケ
ット制御装置19、モデム′22、R8252通信イン
タフェース25、印刷装置インタフェース24、表示装
置制御装置14、および拡張機能コネクタ56へのバス
53に、常に与えられていることに、留意されたい。こ
れらの装置はシステム・クロック33によって、連続的
にクロックされる。システム・クロック33からのクロ
ック信号がオン、オフされて、電力の節減が行われるの
は、CPU11、システムRAMj 5.DMA制御装
置15およびバス制御装置29だけである。
チ機構である。システム・クロック55はスリーブ・ク
ロック制御装置52へのライン50にクロック入力を与
える。正規のクロッキング動作中に、スリーブ・クロッ
ク制御装置52はこのクロッキング信号を、バス51へ
の出力40に伝える。図示のように、クロッキング信号
けCPU11、ならびにバス51に接続されている装置
の他の部分へ与えられる。非クロッキング期間中に、ク
ロッキング信号が、スリーブ・クロック制御装置32の
出力40に与えられることはない。クロッキング信号が
、鍵盤制御装置17、システム・タイマ18、ディスケ
ット制御装置19、モデム′22、R8252通信イン
タフェース25、印刷装置インタフェース24、表示装
置制御装置14、および拡張機能コネクタ56へのバス
53に、常に与えられていることに、留意されたい。こ
れらの装置はシステム・クロック33によって、連続的
にクロックされる。システム・クロック33からのクロ
ック信号がオン、オフされて、電力の節減が行われるの
は、CPU11、システムRAMj 5.DMA制御装
置15およびバス制御装置29だけである。
割込制御装置12?′i印刷装置インタフエース24、
モデム22、R3252通信インタフェース23、リア
ル・タイム・クロック21、デイスケット制御装置19
、システム・タイマ18、および鍵盤制御装置17から
の割込を受は取る。割込要求が割込制御装置12から、
ライン52によってスリーブ・クロック・タイマ52へ
送られる。
モデム22、R3252通信インタフェース23、リア
ル・タイム・クロック21、デイスケット制御装置19
、システム・タイマ18、および鍵盤制御装置17から
の割込を受は取る。割込要求が割込制御装置12から、
ライン52によってスリーブ・クロック・タイマ52へ
送られる。
これが行われた場合、スリーブ・クロック制御装置52
は出力40に、バス51へ出るクロッキング信号を与え
る。割込制御装置12はさらに、割込信号ならびにマス
ク不能割込(NMI)信号を、CPU11に与える。最
後に、直接メモリ・アクセス要求をDMA制御装置15
が受は取った場合は常に、この制御装置はライン60に
よって、DMA要求をスリーブ・クロック制御装置32
へ出力する。これは入出力装置が直接メモリ・アクセス
を必要とする場合に常に、生じる。
は出力40に、バス51へ出るクロッキング信号を与え
る。割込制御装置12はさらに、割込信号ならびにマス
ク不能割込(NMI)信号を、CPU11に与える。最
後に、直接メモリ・アクセス要求をDMA制御装置15
が受は取った場合は常に、この制御装置はライン60に
よって、DMA要求をスリーブ・クロック制御装置32
へ出力する。これは入出力装置が直接メモリ・アクセス
を必要とする場合に常に、生じる。
CPU11で実行されるROM 16からの「外部事象
待ち」コードがARMおよび5TOP CLOCK入
出力命令を発するまで、スリーブ・クロック制御装置5
2は、バス51へのクロックの供給を継続する。これら
の命令はデータを、バス44によってスリーブ・クロッ
ク制御装置32へ移動させる。スリーブ・クロック制御
装置は次いで、クロック出力40を停止し、バス51上
のクロック信号を停止させる。これはCPU i 1お
よび他の関連する装置の実行を中断する。ARM命令が
出されたのち、ただし5TOP CLOCK命令の発
行前または発行中に、割込要求またはDMA要求を受は
取った場合、スリーブ・クロック制御装置32は5TO
P CLOCK命令を受は取らず、バス52のクロッ
クは動作を続け、CPU111:5TOP CLOC
K命令後の実行全継続させる。
待ち」コードがARMおよび5TOP CLOCK入
出力命令を発するまで、スリーブ・クロック制御装置5
2は、バス51へのクロックの供給を継続する。これら
の命令はデータを、バス44によってスリーブ・クロッ
ク制御装置32へ移動させる。スリーブ・クロック制御
装置は次いで、クロック出力40を停止し、バス51上
のクロック信号を停止させる。これはCPU i 1お
よび他の関連する装置の実行を中断する。ARM命令が
出されたのち、ただし5TOP CLOCK命令の発
行前または発行中に、割込要求またはDMA要求を受は
取った場合、スリーブ・クロック制御装置32は5TO
P CLOCK命令を受は取らず、バス52のクロッ
クは動作を続け、CPU111:5TOP CLOC
K命令後の実行全継続させる。
この発明のシステムの一般的な動作を、第2図を参照し
て説明する。CPU11が適用業務プログラムまたは入
出力タスクを実行している場合に、システムはタスクが
、入出力装置のひとつによって実行されるのを待つ。C
PU11上で作動するオペレーティング拳システムによ
るこのようなタスクの指名は、例として含まれるもので
あって、この発明の一部を形成するものではなく、また
以下において詳述されるものでもない。CPU11は一
連の決定を行う。決定ブロック41において、通信待ち
行列が空かどうかの決定、すなわちモデム22またはR
8232通信インタフェース23が、動作を行うことを
必要としているかどうかの決定が行われる。いずれかが
動作を必要としている、すなわち通信待ち行列が空でな
い場合には、ブロック46で示すように、CPU11は
そのオペレーティング拳システムを使って、実行しなけ
ればならない通信タスクを指名する。しかしながら、通
信待ち行列が空の場合には、第2の決定が行われる。こ
の場合、決定ブロック42で示すように、ビデオ待ち行
列が空かどうかの決定が行われる。この場合も、空でな
ければ、CPU11はステップ47で示すように、ビデ
オ処理タスクを指名する。しかしながら、ビデオ待ち行
列が空であれば、印刷装置待ち行列が空かどうかの決定
が行われる。空でなければ、ステップ48で示すように
、印刷装置処理タスクがCP’[J:11)から、タス
ク指名される。印刷装置待ち行列が空であると、鍵盤制
御装置17の待ち行列のチェックが次に、ステップ45
で行われる。この場合も、待ち行列が空でなければ、C
PU11がステップ49で示すように、鍵盤処理タスク
を指名する。最後に、チェックしなければならない待ち
行列がすべて空であって、CPU11が入出力装置にタ
スクを指名する必要がないことを示している場合には、
CPU11は外部事象を待つモードになる。「外部事象
待ち」ルーチンが次いで、入力される。これはARMお
よび5TOP入出力コマンドを発行してスリーブ・クロ
ック制御装置の準備をし、これによって、スリーブψク
ロック制御装置52がバス51にクロックを与えること
を停止し、入出力命令後のCPU11の処理を中断する
。割込要求またFiDMA要求をスリーブ・クロック制
御装置32が受は取るまで、CPU11はクロックされ
ない状態を維持する。スリーブΦクロック制御装置がこ
のような要求を受は取った時点で、クロックがバス55
に再度与えられる。このことはCPU11に、事象決定
ルーチンの命令の処理を再開させる。何かの事象に対す
る待ちが、この場合に要求されたのであるから、制御は
第2図に示すように、タスク指名の最初に戻される。
て説明する。CPU11が適用業務プログラムまたは入
出力タスクを実行している場合に、システムはタスクが
、入出力装置のひとつによって実行されるのを待つ。C
PU11上で作動するオペレーティング拳システムによ
るこのようなタスクの指名は、例として含まれるもので
あって、この発明の一部を形成するものではなく、また
以下において詳述されるものでもない。CPU11は一
連の決定を行う。決定ブロック41において、通信待ち
行列が空かどうかの決定、すなわちモデム22またはR
8232通信インタフェース23が、動作を行うことを
必要としているかどうかの決定が行われる。いずれかが
動作を必要としている、すなわち通信待ち行列が空でな
い場合には、ブロック46で示すように、CPU11は
そのオペレーティング拳システムを使って、実行しなけ
ればならない通信タスクを指名する。しかしながら、通
信待ち行列が空の場合には、第2の決定が行われる。こ
の場合、決定ブロック42で示すように、ビデオ待ち行
列が空かどうかの決定が行われる。この場合も、空でな
ければ、CPU11はステップ47で示すように、ビデ
オ処理タスクを指名する。しかしながら、ビデオ待ち行
列が空であれば、印刷装置待ち行列が空かどうかの決定
が行われる。空でなければ、ステップ48で示すように
、印刷装置処理タスクがCP’[J:11)から、タス
ク指名される。印刷装置待ち行列が空であると、鍵盤制
御装置17の待ち行列のチェックが次に、ステップ45
で行われる。この場合も、待ち行列が空でなければ、C
PU11がステップ49で示すように、鍵盤処理タスク
を指名する。最後に、チェックしなければならない待ち
行列がすべて空であって、CPU11が入出力装置にタ
スクを指名する必要がないことを示している場合には、
CPU11は外部事象を待つモードになる。「外部事象
待ち」ルーチンが次いで、入力される。これはARMお
よび5TOP入出力コマンドを発行してスリーブ・クロ
ック制御装置の準備をし、これによって、スリーブψク
ロック制御装置52がバス51にクロックを与えること
を停止し、入出力命令後のCPU11の処理を中断する
。割込要求またFiDMA要求をスリーブ・クロック制
御装置32が受は取るまで、CPU11はクロックされ
ない状態を維持する。スリーブΦクロック制御装置がこ
のような要求を受は取った時点で、クロックがバス55
に再度与えられる。このことはCPU11に、事象決定
ルーチンの命令の処理を再開させる。何かの事象に対す
る待ちが、この場合に要求されたのであるから、制御は
第2図に示すように、タスク指名の最初に戻される。
第5図のフローチャートはシステムが外部事象ヲ待って
いるとき、またはオプションのタイム・アウト期間が経
過してしまうまでのシステムの動作を説明するものであ
る。この発明のシステムにおいて、このような外部事象
はシステム割込またハD M A 動作のいずれかによ
って生じるものと定義されており、これらはいずれもク
ロッキング信号を、システム内の非連続的にクロックさ
れる装置に対して再開させるものである。第5図の動作
を行うために使われるコンピュータ・コードは、システ
ムROM16に含まれている。特定のコードをROM1
6に常駐している他のプログラムによって呼び出すこと
も、あるいはRAM15上で作動している適用業務プロ
グラムによって呼び出すことができる。
いるとき、またはオプションのタイム・アウト期間が経
過してしまうまでのシステムの動作を説明するものであ
る。この発明のシステムにおいて、このような外部事象
はシステム割込またハD M A 動作のいずれかによ
って生じるものと定義されており、これらはいずれもク
ロッキング信号を、システム内の非連続的にクロックさ
れる装置に対して再開させるものである。第5図の動作
を行うために使われるコンピュータ・コードは、システ
ムROM16に含まれている。特定のコードをROM1
6に常駐している他のプログラムによって呼び出すこと
も、あるいはRAM15上で作動している適用業務プロ
グラムによって呼び出すことができる。
特定の事象のフローの待ち状態が第5図に示されている
。決定ブロック61に示すように、先ずタイム・アウト
機能が要求されているかどうかが決定される。タイム・
アウト機能を使うのは、システムの入出力装置の幾つか
だけである。たとえば、ディスケット制御装置19はタ
イム・アウト機能を必要とするが、これはディスケット
駆動機構26または27のいずれか一方が、読取りまた
は書込み動作中に故障した場合に、CPU11がエラー
のために生じることのない事象を、際限なく待ってしま
うからである。タイム拳アウト機能が使われ、割り当て
られたタイム・アウト期間中に読取りまたは書込み動作
が完了しない場合、CPU11のクロックがタイマ18
によって再開し、ROM内のコードは適用業務プログラ
ムまたはオペレーティング・システムに対して、タイム
・アウト・エラーを示し、これによって修正活動を行う
ことを可能とする。したがって、タイム・アウトが要求
された場合、ステップ62に示すように、タイム・アウ
ト・カウンタがRAM15にセットされ、タイム・アウ
ト要求フラグが活動状態にセットされる。タイム・アウ
トが要求されない、すなわちタイム・アウト・カウンタ
またはフラグがセットされないと、システムが事象を待
っているかどうか、あるいは特定の事象を待っているか
どうかについての決定が行われる。事象をシステムが待
っている場合には、ブロック64に示すように、スリー
ブ・クロック制御装置32が準備され、ブロック65に
おいて、スリーブ・クロック制御装置52はシステム・
クロックを停止する。、外部事象、割込またはDMA要
求が発生するまで、CPUMの実行は中断される。発生
した時点で、CPU11の命令の実行が再開され、制御
は外部事象を待つことを要求したプログラムに戻される
。
。決定ブロック61に示すように、先ずタイム・アウト
機能が要求されているかどうかが決定される。タイム・
アウト機能を使うのは、システムの入出力装置の幾つか
だけである。たとえば、ディスケット制御装置19はタ
イム・アウト機能を必要とするが、これはディスケット
駆動機構26または27のいずれか一方が、読取りまた
は書込み動作中に故障した場合に、CPU11がエラー
のために生じることのない事象を、際限なく待ってしま
うからである。タイム拳アウト機能が使われ、割り当て
られたタイム・アウト期間中に読取りまたは書込み動作
が完了しない場合、CPU11のクロックがタイマ18
によって再開し、ROM内のコードは適用業務プログラ
ムまたはオペレーティング・システムに対して、タイム
・アウト・エラーを示し、これによって修正活動を行う
ことを可能とする。したがって、タイム・アウトが要求
された場合、ステップ62に示すように、タイム・アウ
ト・カウンタがRAM15にセットされ、タイム・アウ
ト要求フラグが活動状態にセットされる。タイム・アウ
トが要求されない、すなわちタイム・アウト・カウンタ
またはフラグがセットされないと、システムが事象を待
っているかどうか、あるいは特定の事象を待っているか
どうかについての決定が行われる。事象をシステムが待
っている場合には、ブロック64に示すように、スリー
ブ・クロック制御装置32が準備され、ブロック65に
おいて、スリーブ・クロック制御装置52はシステム・
クロックを停止する。、外部事象、割込またはDMA要
求が発生するまで、CPUMの実行は中断される。発生
した時点で、CPU11の命令の実行が再開され、制御
は外部事象を待つことを要求したプログラムに戻される
。
しかしながら、システム内の特定の事象を待っている場
合には、2つの付加的な決定を最初に行わなければなら
ない。決定ブロック66において、待ちになっている特
定の事象が、予め存在しているマスクと比較されるかど
うかが、決定される。
合には、2つの付加的な決定を最初に行わなければなら
ない。決定ブロック66において、待ちになっている特
定の事象が、予め存在しているマスクと比較されるかど
うかが、決定される。
この決定を使って、所定の7スクをバイトをベースにし
て、待ちになっている事象と比較する。換言すれば、特
定の事象の発生、まだは特定の事象を記述するデータの
所定のバイトを、ノ・イトをベースにして、システム内
で生じる事象と比較する。
て、待ちになっている事象と比較する。換言すれば、特
定の事象の発生、まだは特定の事象を記述するデータの
所定のバイトを、ノ・イトをベースにして、システム内
で生じる事象と比較する。
比較される場合には、ステップ67に示すように、フロ
ーチャートは第4図へ続くが、この図については以下で
詳述する。
ーチャートは第4図へ続くが、この図については以下で
詳述する。
しかしながら、決定ブロック66に対する回答がノーで
ある場合には、決定ブロック68において、待ちになっ
ている所定の事象がビットごとに、システム内での発生
事象と比較されるかどうかが決定される。決定ブロック
68に対する回答がイエスである場合には、ステップ6
9に示すように、論理は第5図に示すフローチャートへ
行く。しかしながら、決定ブロック68に対する回答が
ノーである場合には、無効な要求をCPU11が受は取
っており、エラーが待ちを要求した適用業務プログラム
またはオペレーティング・システムに返される。要約す
ると、決定ブロック66は発生事象カバイト・ベースで
、待ちになっている所定の事象と比較されるかどうかを
決定する。決定ブロック68は発生事象がビットごとに
、システムが待っている所定の事象と比較されるかどう
かを決定する。ある特定な事象が待ちT/(なっている
場合に、バイト比較手法は役立つものであり、また事象
の選択セットが待ちになっている場合に、ビット比較手
法は役立つものである。
ある場合には、決定ブロック68において、待ちになっ
ている所定の事象がビットごとに、システム内での発生
事象と比較されるかどうかが決定される。決定ブロック
68に対する回答がイエスである場合には、ステップ6
9に示すように、論理は第5図に示すフローチャートへ
行く。しかしながら、決定ブロック68に対する回答が
ノーである場合には、無効な要求をCPU11が受は取
っており、エラーが待ちを要求した適用業務プログラム
またはオペレーティング・システムに返される。要約す
ると、決定ブロック66は発生事象カバイト・ベースで
、待ちになっている所定の事象と比較されるかどうかを
決定する。決定ブロック68は発生事象がビットごとに
、システムが待っている所定の事象と比較されるかどう
かを決定する。ある特定な事象が待ちT/(なっている
場合に、バイト比較手法は役立つものであり、また事象
の選択セットが待ちになっている場合に、ビット比較手
法は役立つものである。
第4図のフローチャートは入来するデータ要求と、所定
の事象マスクをバイト・ベースで比較しなければならな
い場合の、これら2つの比較を示したものである。ステ
ップ75において、スリーブ・クロック制御装置52の
スリーブ・クロック準備制御がエネーブルされる。これ
がシステムの非連続的にクロックされる装置に対してシ
ステム・クロック55を停止させる2つの部分からなる
処理の最初の部分であることを、想起されたい。
の事象マスクをバイト・ベースで比較しなければならな
い場合の、これら2つの比較を示したものである。ステ
ップ75において、スリーブ・クロック制御装置52の
スリーブ・クロック準備制御がエネーブルされる。これ
がシステムの非連続的にクロックされる装置に対してシ
ステム・クロック55を停止させる2つの部分からなる
処理の最初の部分であることを、想起されたい。
次に、ステップ74において、バイト番ベースで事象発
生データを比較しなければならないデータが、システム
RAM15内の指定された位置、または要求された特定
な入出力装置の位置のいずれかから、読み取られる。決
定ブロック75において、データの2つの部分の同等性
又は非同等性のいずれの比較をしなければならないかが
、決定される。同等性が必要な場合には、事象データが
所定のデータ(マスク)と等しいかどうかの決定が、決
定ブロック77で行われる。同等性が存在する場合には
、ステップ79に示すように、所定の事象が発生し、良
好な戻りコードがセットされ、動作がシステムによって
行われる。しかしながら、決定ブロック77に対する回
答がノーである場合には、タイム・アウト9フラグがセ
ットされているかどうか、すなわち待ち時間の限度を超
えたかどうかに関する、第2の決定が決定ブロック81
で行われる。回答がイエスである場合にけ、ステップ8
2において、タイム・アウト戻りコードがセットされ、
待ちを要求しているプログラムに通知が行われる。しか
しながら、タイム・アウトが発生していない場合には、
ステップ85に示すように、第6図に示すルーチンが実
行され、これはクロックを停止し、外部事象(DAMま
たは割込要求)によるクロックの再開後の制限時間の経
過をチェックする。入来するデータと所定のマスクを比
較し、これらが等しいかどうかを決定する場合にも、同
様な動作が行われる。これは決定ブロック76で行われ
、このブロックでのノーは事象、すなわち等しくないこ
とが生じたことを示し、良好な戻りコードがセットされ
、この事象を待っているプログラムにはこれが発生した
ことが、通知される。マスク内のデータが等しい場合に
は、以前に行われたように、タイム・アウト・フラグが
調べられる。
生データを比較しなければならないデータが、システム
RAM15内の指定された位置、または要求された特定
な入出力装置の位置のいずれかから、読み取られる。決
定ブロック75において、データの2つの部分の同等性
又は非同等性のいずれの比較をしなければならないかが
、決定される。同等性が必要な場合には、事象データが
所定のデータ(マスク)と等しいかどうかの決定が、決
定ブロック77で行われる。同等性が存在する場合には
、ステップ79に示すように、所定の事象が発生し、良
好な戻りコードがセットされ、動作がシステムによって
行われる。しかしながら、決定ブロック77に対する回
答がノーである場合には、タイム・アウト9フラグがセ
ットされているかどうか、すなわち待ち時間の限度を超
えたかどうかに関する、第2の決定が決定ブロック81
で行われる。回答がイエスである場合にけ、ステップ8
2において、タイム・アウト戻りコードがセットされ、
待ちを要求しているプログラムに通知が行われる。しか
しながら、タイム・アウトが発生していない場合には、
ステップ85に示すように、第6図に示すルーチンが実
行され、これはクロックを停止し、外部事象(DAMま
たは割込要求)によるクロックの再開後の制限時間の経
過をチェックする。入来するデータと所定のマスクを比
較し、これらが等しいかどうかを決定する場合にも、同
様な動作が行われる。これは決定ブロック76で行われ
、このブロックでのノーは事象、すなわち等しくないこ
とが生じたことを示し、良好な戻りコードがセットされ
、この事象を待っているプログラムにはこれが発生した
ことが、通知される。マスク内のデータが等しい場合に
は、以前に行われたように、タイム・アウト・フラグが
調べられる。
事象発生データを入出力割込ルーチンによってセットす
ることも、あるいは入出力読取りあるいは直接メモリ・
アクセスを介して、入出力装置自体によって直接セット
することもできることに、留意されたい。
ることも、あるいは入出力読取りあるいは直接メモリ・
アクセスを介して、入出力装置自体によって直接セット
することもできることに、留意されたい。
第5図のフローチャートは、事象発生データが待ちにな
っている所定の事象と、ビットごとに比較される場合の
動作を、説明するものである。第5図のフローチャート
の動作は、バイト全体ではなくビットが比較されること
を除けば、第4図のフローチャートの動作と同一である
。したがって、決定ブロック87は、比較されるビット
が等しいか、等しくないかによって、回答が決定される
ということを除けば、決定ブロック75と同じ機能を果
たす。したがって、決定ブロック87で比較されるビッ
トが等しい場合には、決定ブロック89が行われる。し
かしながら、決定ブロック87で比較されるビットが等
しくない場合には、決定ブロック88が行われる。決定
ブロック89におけるように、同等性が要求され、しか
もこれが達成される場合には、ステップ93がステップ
79と同じ機能を果たす。同様に、不同等性が要求され
、しかもこれが達成される場合には、ステップ92がス
テップ7日と同じ機能を果たす。決定ブロック91なら
びにステップ94および95の動作は、それぞれ内定ブ
ロック81、およびステップ82.85と同じである。
っている所定の事象と、ビットごとに比較される場合の
動作を、説明するものである。第5図のフローチャート
の動作は、バイト全体ではなくビットが比較されること
を除けば、第4図のフローチャートの動作と同一である
。したがって、決定ブロック87は、比較されるビット
が等しいか、等しくないかによって、回答が決定される
ということを除けば、決定ブロック75と同じ機能を果
たす。したがって、決定ブロック87で比較されるビッ
トが等しい場合には、決定ブロック89が行われる。し
かしながら、決定ブロック87で比較されるビットが等
しくない場合には、決定ブロック88が行われる。決定
ブロック89におけるように、同等性が要求され、しか
もこれが達成される場合には、ステップ93がステップ
79と同じ機能を果たす。同様に、不同等性が要求され
、しかもこれが達成される場合には、ステップ92がス
テップ7日と同じ機能を果たす。決定ブロック91なら
びにステップ94および95の動作は、それぞれ内定ブ
ロック81、およびステップ82.85と同じである。
スリーブ・クロック制御装置52からのシステム内の非
連続的にクロックされる装置への出力を停止させる処理
を、第6図のフローチャートに示す。ステップ1011
’jストツプφクロツク中コマンドがストップ・クロッ
ク制御装置52内のストツブ・クロック回路に出された
ことを示している。
連続的にクロックされる装置への出力を停止させる処理
を、第6図のフローチャートに示す。ステップ1011
’jストツプφクロツク中コマンドがストップ・クロッ
ク制御装置52内のストツブ・クロック回路に出された
ことを示している。
ストップ・クロック回路の準備ができていないか、ある
いは発生済みの事象によって準備が解除されていると、
出力40からのクロッキング信号の停止が行われないこ
とに、留意されたい。スリーブ・クロック51の再開後
、すなわちシステムのクロックされる装置に対する。D
MA要求または割込要求のいずれかによる出力40での
クロッキング信号の出力を、スリーブ・クロックが再度
開始したのち、決定ブロック102が行われる。図示の
ように、タイム・アウトが要求されていない場合には、
システムの動作は第4図のステップ67、または第5図
のステップ69に戻る。しかしながら、タイムφアウト
が要求されている場合には、タイム・アウト−カウンタ
が決定ブロック105において、カウンタが0であるか
どうかについて、チェックされる。タイム・アウト・カ
ウンタがOに等しくない場合には、システムの動作は再
度、ステップ67または69に戻る。しかしながら、タ
イム・アウト・カウンタが0に等しい場合には、ステッ
プ104に示すように、タイム・アウトeフラグが先ず
セットされる。タイム・アウト・フラグがステップ10
4でセットされたのち、システムの動作は再度、ステッ
プ67まだは69に戻る。
いは発生済みの事象によって準備が解除されていると、
出力40からのクロッキング信号の停止が行われないこ
とに、留意されたい。スリーブ・クロック51の再開後
、すなわちシステムのクロックされる装置に対する。D
MA要求または割込要求のいずれかによる出力40での
クロッキング信号の出力を、スリーブ・クロックが再度
開始したのち、決定ブロック102が行われる。図示の
ように、タイム・アウトが要求されていない場合には、
システムの動作は第4図のステップ67、または第5図
のステップ69に戻る。しかしながら、タイムφアウト
が要求されている場合には、タイム・アウト−カウンタ
が決定ブロック105において、カウンタが0であるか
どうかについて、チェックされる。タイム・アウト・カ
ウンタがOに等しくない場合には、システムの動作は再
度、ステップ67または69に戻る。しかしながら、タ
イム・アウト・カウンタが0に等しい場合には、ステッ
プ104に示すように、タイム・アウトeフラグが先ず
セットされる。タイム・アウト・フラグがステップ10
4でセットされたのち、システムの動作は再度、ステッ
プ67まだは69に戻る。
第7図および第8図のフローチャートはそれぞれ、CP
U11で動作しているプログラムがキーストロークの発
生を待っているか、あるいはディスケット駆動機構26
まだは27の一方がアクセスされるのを待っているかし
ている場合の、システムの動作を説明するものである。
U11で動作しているプログラムがキーストロークの発
生を待っているか、あるいはディスケット駆動機構26
まだは27の一方がアクセスされるのを待っているかし
ている場合の、システムの動作を説明するものである。
第7図のフローチャートけCPU11で動作しているプ
ログラムが鍵盤28からのキーストロークを待っている
場合の、この発明のシステムの動作の詳細を示すもので
ある。ステップ111において、動作しているプログラ
ムは、比較されるのを待っているプログラムが等しくな
いと指定することによって、鍵盤事象待ち機能を呼び出
す。すなわち、鍵盤バッファのスタートを鍵盤バッファ
の終りと等しくなくシ、これによって鍵盤データを受は
取ったことを指定する。この結果は鍵盤事象を記述する
。
ログラムが鍵盤28からのキーストロークを待っている
場合の、この発明のシステムの動作の詳細を示すもので
ある。ステップ111において、動作しているプログラ
ムは、比較されるのを待っているプログラムが等しくな
いと指定することによって、鍵盤事象待ち機能を呼び出
す。すなわち、鍵盤バッファのスタートを鍵盤バッファ
の終りと等しくなくシ、これによって鍵盤データを受は
取ったことを指定する。この結果は鍵盤事象を記述する
。
さらに、この鍵盤事象の発生に対して、時間の制限はセ
ットされない。ステップ112において、スリーブ・ク
ロック制御回路の準備が整えられるが、出力40へのシ
ステム・クロックの供給は続けられる。ステップ114
において、鍵盤バッファ(図示せず)のスタートおよび
終了ポインタが比較される。スタートおよび終了ポイン
タが等しくない場合、これは鍵盤データの待ち状態が受
は取られ、他の鍵盤事象を待つ必要がないことを示す。
ットされない。ステップ112において、スリーブ・ク
ロック制御回路の準備が整えられるが、出力40へのシ
ステム・クロックの供給は続けられる。ステップ114
において、鍵盤バッファ(図示せず)のスタートおよび
終了ポインタが比較される。スタートおよび終了ポイン
タが等しくない場合、これは鍵盤データの待ち状態が受
は取られ、他の鍵盤事象を待つ必要がないことを示す。
その後、入力されていたキーストロークが処理される。
しかしながら、ポインタが等しい場合には、ステップ1
15に示すように、ライン50のシステム・クロック出
力が、スリーブ・クロック制御装置32によって停止さ
れる。さらに、ステップ116に示すように、直接メモ
リ・アクセス要求または割込要求がスリーブ・クロック
制御装置52に提示されるまで、CPU11による実行
が停止される。提示された時点で、スリーブ・クロック
制御装置32は出力40上のシステム・クロックのバス
51への出力を再開する。ステップ117において、割
込の受は取り後、CPUの実行が再開され、ステップ1
18において、受は取ったばかりのキーストロークの走
査コードが、鍵盤バッファに入れられ、バッファの終了
ポインタが増加させられて、バッファのスタートおよび
終了ポインタが等しくなくなる。キーストロークの処理
後、ステップ119は実行がスリーブ・ルーチンへ戻さ
れ、これによってスリーブ・クロックを再度準備し、か
つ鍵盤事象の発生を決定することを示している。
15に示すように、ライン50のシステム・クロック出
力が、スリーブ・クロック制御装置32によって停止さ
れる。さらに、ステップ116に示すように、直接メモ
リ・アクセス要求または割込要求がスリーブ・クロック
制御装置52に提示されるまで、CPU11による実行
が停止される。提示された時点で、スリーブ・クロック
制御装置32は出力40上のシステム・クロックのバス
51への出力を再開する。ステップ117において、割
込の受は取り後、CPUの実行が再開され、ステップ1
18において、受は取ったばかりのキーストロークの走
査コードが、鍵盤バッファに入れられ、バッファの終了
ポインタが増加させられて、バッファのスタートおよび
終了ポインタが等しくなくなる。キーストロークの処理
後、ステップ119は実行がスリーブ・ルーチンへ戻さ
れ、これによってスリーブ・クロックを再度準備し、か
つ鍵盤事象の発生を決定することを示している。
同様に、CPUIIで作動する適用業務プログラムがデ
ィスケット駆動機構26または27のいずれかをアクセ
スしている場合の、このプログラムの動作が、第8図の
フローチャートに詳述されている。ステップ121にお
いて、実行されているプログラムがコマンドを、ディス
ケット制御装置19に送る。最後のコマンドがディスケ
ット制御装置19に送られると1.このコマンドはCP
Uと無関係に、ディスケット、駆動機構26または27
の一方で、要求された動作の実行を開始する。ディスケ
ット制御装置19はCPU 11に、割込制御装置12
による割込要求を使って、動作が完了したこと、あるい
はエラーが発生したかどうかを通知する、ステップ12
2において、実行されているプログラムは「外部事象待
ち」ルーチンを呼び出し、ディスケット割込受信フラグ
がセットされたときの、戻り動作を指定する。ディスケ
ット制御装置19を使用した場合、タイム・アウト期間
がセットされ、待っている事象がこのタイム・アウト期
間中に発生しない場合に、待ち状態を打ち切る、ステッ
プ123において、ストップ・クロック制御回路が準備
されるが、システム・クロックの出力40上での非連続
的にクロックされる装置への供給は続けられる。決定ブ
ロック124において、ディスケット割込ビットがセッ
トされたかどうかが、決定される。ビットがセットされ
ている場合、これはディスケット割込を割込制御装置1
2が受は取り、したがって「外部事象待ち」ルーチンが
終了され、ディスケットの動作力)完了したかどうかが
チェックされることを示す。
ィスケット駆動機構26または27のいずれかをアクセ
スしている場合の、このプログラムの動作が、第8図の
フローチャートに詳述されている。ステップ121にお
いて、実行されているプログラムがコマンドを、ディス
ケット制御装置19に送る。最後のコマンドがディスケ
ット制御装置19に送られると1.このコマンドはCP
Uと無関係に、ディスケット、駆動機構26または27
の一方で、要求された動作の実行を開始する。ディスケ
ット制御装置19はCPU 11に、割込制御装置12
による割込要求を使って、動作が完了したこと、あるい
はエラーが発生したかどうかを通知する、ステップ12
2において、実行されているプログラムは「外部事象待
ち」ルーチンを呼び出し、ディスケット割込受信フラグ
がセットされたときの、戻り動作を指定する。ディスケ
ット制御装置19を使用した場合、タイム・アウト期間
がセットされ、待っている事象がこのタイム・アウト期
間中に発生しない場合に、待ち状態を打ち切る、ステッ
プ123において、ストップ・クロック制御回路が準備
されるが、システム・クロックの出力40上での非連続
的にクロックされる装置への供給は続けられる。決定ブ
ロック124において、ディスケット割込ビットがセッ
トされたかどうかが、決定される。ビットがセットされ
ている場合、これはディスケット割込を割込制御装置1
2が受は取り、したがって「外部事象待ち」ルーチンが
終了され、ディスケットの動作力)完了したかどうかが
チェックされることを示す。
しかしながら、ディスケット割込ビットがセットされて
いない場合には、信号がスリーブ・クロック制御装置5
2へ送られ、出力40上のクロック信号の出力を停止す
る。次の直接メモリ・アクセス要求または割込要求のい
ずれかを、CPU 11が受は取るまで、クロッキング
信号の停止は続く。クロッキングの停止に伴い、DMA
要求または割込要求のいずれかを受は取るまで、CPU
11は停止される。上記の2つの事象のいずれかが発生
すると%CPU11の実行が、ステップ128で示すよ
うに、再開される。ステップ129において、ディスケ
ット駆動機構26または27のいずれかが、割込を要求
している装置なのかどうかの決定が行なわれる。そのよ
うな装置である場合には、ディスケット駆動機構26ま
たは27の一方に対する割込ハンドラが、ディスケット
割込受信ビットをセットする。最後に、割込が処理され
たのち、ステップ150において、制御が「外部事象待
ち」ルーチンに戻され、事象が発生したかどうかを決定
する。待ちルーチンは次いで、終了させられる。
いない場合には、信号がスリーブ・クロック制御装置5
2へ送られ、出力40上のクロック信号の出力を停止す
る。次の直接メモリ・アクセス要求または割込要求のい
ずれかを、CPU 11が受は取るまで、クロッキング
信号の停止は続く。クロッキングの停止に伴い、DMA
要求または割込要求のいずれかを受は取るまで、CPU
11は停止される。上記の2つの事象のいずれかが発生
すると%CPU11の実行が、ステップ128で示すよ
うに、再開される。ステップ129において、ディスケ
ット駆動機構26または27のいずれかが、割込を要求
している装置なのかどうかの決定が行なわれる。そのよ
うな装置である場合には、ディスケット駆動機構26ま
たは27の一方に対する割込ハンドラが、ディスケット
割込受信ビットをセットする。最後に、割込が処理され
たのち、ステップ150において、制御が「外部事象待
ち」ルーチンに戻され、事象が発生したかどうかを決定
する。待ちルーチンは次いで、終了させられる。
F8発明の効果
本発明を用いれば、バッテリ一式のコンピュータにおい
て電力消費を節減することができる。
て電力消費を節減することができる。
第1図は、この発明によるシステムの機能的ブロック線
図である。 第2図は、この発明によるシステムの全体的な動作のフ
ローチャートである。 第3図は、指定された事象を待っているときのシステム
の機能が示す動作のフローチャートである。 第4図は、受信事象を構成するバイトを所定の事象のバ
イトと比較するフローチャートである。 第5図は、所定の事象のビットの、受信した事象のビッ
トによるテストを説明するフローチャートである。 第6図は、システム・クロックの停止の直前、および直
後における、この発明によるシステムの動作のフローチ
ャートである。 第7図は、鍵盤割込を待っているときの、この発明によ
るシステムの動作のフローチャートである。 第8図は、ディスケット割込を待っているときの、この
発明によるシステムの動作のフローチャートである。 出願人 インターナショナル・ビジネス・マシーンズ
争コーポレーション代理人 弁理士 頓 宮
孝 −(外1名)
図である。 第2図は、この発明によるシステムの全体的な動作のフ
ローチャートである。 第3図は、指定された事象を待っているときのシステム
の機能が示す動作のフローチャートである。 第4図は、受信事象を構成するバイトを所定の事象のバ
イトと比較するフローチャートである。 第5図は、所定の事象のビットの、受信した事象のビッ
トによるテストを説明するフローチャートである。 第6図は、システム・クロックの停止の直前、および直
後における、この発明によるシステムの動作のフローチ
ャートである。 第7図は、鍵盤割込を待っているときの、この発明によ
るシステムの動作のフローチャートである。 第8図は、ディスケット割込を待っているときの、この
発明によるシステムの動作のフローチャートである。 出願人 インターナショナル・ビジネス・マシーンズ
争コーポレーション代理人 弁理士 頓 宮
孝 −(外1名)
Claims (1)
- 【特許請求の範囲】 メモリ、処理装置、入出力装置及び上記処理装置にクロ
ツク信号を供給するクロツク装置を含む情報処理システ
ムにおいて、 上記処理装置へのクロツク信号を停止させる手段と、メ
モリ・アクセスに関する要求又は入出力装置によつて発
生させられた割込みを検出する手段と、上記割込みの検
出に応答して上記処理装置へのクロツク信号を再開させ
る手段とを設けた事を特徴とする情報処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/820,460 US4851987A (en) | 1986-01-17 | 1986-01-17 | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
US820460 | 1992-01-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62169219A true JPS62169219A (ja) | 1987-07-25 |
Family
ID=25230819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61297873A Pending JPS62169219A (ja) | 1986-01-17 | 1986-12-16 | 情報処理システム |
Country Status (9)
Country | Link |
---|---|
US (1) | US4851987A (ja) |
EP (1) | EP0229692B1 (ja) |
JP (1) | JPS62169219A (ja) |
CN (1) | CN1003961B (ja) |
AR (1) | AR242669A1 (ja) |
BR (1) | BR8606400A (ja) |
DE (1) | DE3778558D1 (ja) |
HK (1) | HK88292A (ja) |
SG (1) | SG93592G (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01280891A (ja) * | 1988-05-06 | 1989-11-13 | Toppan Printing Co Ltd | Icカード |
JPH03212717A (ja) * | 1990-01-18 | 1991-09-18 | Fujitsu Ltd | 電源制御方式 |
JPH04278612A (ja) * | 1991-02-25 | 1992-10-05 | Internatl Business Mach Corp <Ibm> | プロセッサ用クロック信号の制御方法及び情報処理システム |
US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
Families Citing this family (171)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0542505Y2 (ja) * | 1988-03-14 | 1993-10-26 | ||
DK174975B1 (da) * | 1988-05-06 | 2004-04-05 | Toppan Printing Co Ltd | Integreret kredsløbskort |
JPH0642691B2 (ja) * | 1988-05-21 | 1994-06-01 | 富士通株式会社 | 移動電話端末 |
US5050113A (en) * | 1988-06-17 | 1991-09-17 | Dallas Semiconductor Corporation | Low power timekeeping system |
US5003501A (en) * | 1988-06-07 | 1991-03-26 | Dallas Semiconductor Corporation | Precharge circuitry and bus for low power applications |
US5629907A (en) * | 1991-06-18 | 1997-05-13 | Dallas Semiconductor Corporation | Low power timekeeping system |
US5544078A (en) * | 1988-06-17 | 1996-08-06 | Dallas Semiconductor Corporation | Timekeeping comparison circuitry and dual storage memory cells to detect alarms |
US5347472A (en) * | 1988-06-17 | 1994-09-13 | Dallas Semiconductor Corporation | Precharge circuitry and bus for low power applications |
JPH0719211B2 (ja) * | 1988-10-08 | 1995-03-06 | 日本電気株式会社 | クロック制御方式 |
US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
US5754462A (en) * | 1988-12-09 | 1998-05-19 | Dallas Semiconductor Corporation | Microprocessor auxiliary with ability to be queried re power history |
US5590343A (en) * | 1988-12-09 | 1996-12-31 | Dallas Semiconductor Corporation | Touch-sensitive switching circuitry for power-up |
US5203000A (en) * | 1988-12-09 | 1993-04-13 | Dallas Semiconductor Corp. | Power-up reset conditioned on direction of voltage change |
US5182810A (en) * | 1989-05-31 | 1993-01-26 | Dallas Semiconductor Corp. | Isolation gates to permit selective power-downs within a closely-coupled multi-chip system |
WO1990006553A1 (en) * | 1988-12-09 | 1990-06-14 | Dallas Semiconductor Corporation | Low-power system with microprocessor and ancillary chip |
US5175845A (en) * | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
WO1990006555A1 (en) * | 1988-12-09 | 1990-06-14 | Dallas Semiconductor Corporation | Auxiliary integrated circuit for microprocessor management |
US5123102A (en) * | 1988-12-19 | 1992-06-16 | Hewlett-Packard Company | Method and apparatus for suspending computation due to detection of electrostatic discharge |
US5123107A (en) * | 1989-06-20 | 1992-06-16 | Mensch Jr William D | Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto |
US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
KR960003412B1 (ko) * | 1989-06-30 | 1996-03-13 | 포퀘트 컴퓨터 코오포레이션 | 컴퓨터 전력 관리 시스템 |
US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
JP2750172B2 (ja) * | 1989-10-06 | 1998-05-13 | キヤノン株式会社 | 電子機器 |
US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
US5247655A (en) * | 1989-11-07 | 1993-09-21 | Chips And Technologies, Inc. | Sleep mode refresh apparatus |
US5201059A (en) * | 1989-11-13 | 1993-04-06 | Chips And Technologies, Inc. | Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance |
US5196728A (en) * | 1989-12-19 | 1993-03-23 | Jaeger | Method of controlling a network of electronic stations including a sleep mode when no active function is activated |
US5081586A (en) * | 1990-02-20 | 1992-01-14 | Eaton Corporation | Multiplexing of accessories in a vehicle |
JPH03248236A (ja) * | 1990-02-26 | 1991-11-06 | Mitsubishi Electric Corp | ウエイトコントロール装置 |
IT1247641B (it) * | 1990-04-26 | 1994-12-28 | St Microelectronics Srl | Trasferimento di dati in modo dma durante fasi di risveglio durante lo stato di attesa per interruzione di un microprocessore con riduzione di consumo |
US5355503A (en) * | 1990-05-31 | 1994-10-11 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
US5303390A (en) * | 1990-06-28 | 1994-04-12 | Dallas Semiconductor Corporation | Microprocessor auxiliary with combined pin for reset output and pushbutton input |
GB2246455A (en) * | 1990-07-23 | 1992-01-29 | Philips Electronic Associated | Altering the rate at which digital circuitry operates |
JPH04130510A (ja) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | 情報処理装置の省電力方式 |
WO1992007317A1 (en) * | 1990-10-12 | 1992-04-30 | Intel Corporation | Slow memory refresh in a computer with a limited supply of power |
US5280283A (en) * | 1990-11-09 | 1994-01-18 | Ast Research, Inc. | Memory mapped keyboard controller |
US5560017A (en) * | 1990-11-09 | 1996-09-24 | Wang Laboratories, Inc. | System with clock frequency controller responsive to interrupt independent of software routine and software loop repeatedly executing instruction to slow down system clock |
US5237692A (en) * | 1990-11-09 | 1993-08-17 | Ast Research Inc. | Internal interrupt controller for a peripheral controller |
JPH0511876A (ja) * | 1990-12-25 | 1993-01-22 | Mitsubishi Electric Corp | デイジタル回路装置 |
US5414860A (en) * | 1991-01-29 | 1995-05-09 | International Business Machines Incorporated | Power management initialization for a computer operable under a plurality of operating systems |
US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
FI88657C (fi) * | 1991-02-12 | 1993-06-10 | Nokia Mobile Phones Ltd | Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon |
US5566340A (en) * | 1991-02-14 | 1996-10-15 | Dell Usa L.P. | Portable computer system with adaptive power control parameters |
US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
EP0503659A1 (en) * | 1991-03-15 | 1992-09-16 | Nippon Steel Corporation | System interruption apparatus |
US5203003A (en) * | 1991-03-28 | 1993-04-13 | Echelon Corporation | Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline |
JPH04333119A (ja) * | 1991-05-09 | 1992-11-20 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
US5319785A (en) * | 1991-06-28 | 1994-06-07 | Digital Equipment Corporation | Polling of I/O device status comparison performed in the polled I/O device |
US5305454A (en) * | 1991-08-12 | 1994-04-19 | International Business Machines Corporation | Notification of event handlers in broadcast or propagation mode by event management services in a computer system |
US5625821A (en) * | 1991-08-12 | 1997-04-29 | International Business Machines Corporation | Asynchronous or synchronous operation of event signaller by event management services in a computer system |
US5237684A (en) * | 1991-08-12 | 1993-08-17 | International Business Machines Corporation | Customized and versatile event monitor within event management services of a computer system |
US5355484A (en) * | 1991-08-12 | 1994-10-11 | International Business Machines Corporation | Dynamically established event monitors in event management services of a computer system |
JPH05108218A (ja) * | 1991-10-11 | 1993-04-30 | Toshiba Corp | コンピユータシステム |
US5832286A (en) * | 1991-12-04 | 1998-11-03 | Sharp Kabushiki Kaisha | Power control apparatus for digital electronic device |
JP3237926B2 (ja) * | 1991-12-04 | 2001-12-10 | シャープ株式会社 | デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム |
US5369771A (en) * | 1991-12-23 | 1994-11-29 | Dell U.S.A., L.P. | Computer with transparent power-saving manipulation of CPU clock |
US5630143A (en) * | 1992-03-27 | 1997-05-13 | Cyrix Corporation | Microprocessor with externally controllable power management |
JP3529805B2 (ja) * | 1992-03-27 | 2004-05-24 | ナショナル・セミコンダクター・コーポレイション | ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ |
US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
US5423045A (en) * | 1992-04-15 | 1995-06-06 | International Business Machines Corporation | System for distributed power management in portable computers |
US5404543A (en) * | 1992-05-29 | 1995-04-04 | International Business Machines Corporation | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
DE69320417T3 (de) * | 1992-06-12 | 2004-05-19 | Texas Instruments Inc., Dallas | Verfahren und Gerät zur Änderung der Taktfrequenz eines Prozessors |
US5485625A (en) * | 1992-06-29 | 1996-01-16 | Ford Motor Company | Method and apparatus for monitoring external events during a microprocessor's sleep mode |
US5324992A (en) * | 1992-07-01 | 1994-06-28 | Carnegie Mellon University | Self-timing integrated circuits having low clock signal during inactive periods |
US5452434A (en) * | 1992-07-14 | 1995-09-19 | Advanced Micro Devices, Inc. | Clock control for power savings in high performance central processing units |
US5404459A (en) * | 1992-07-21 | 1995-04-04 | Advanced Micro Devices | Serial interface module and method in which the clock is only activated to send a predetermined number of data bits |
JP3742839B2 (ja) * | 1992-07-21 | 2006-02-08 | レジェリティ・インコーポレイテッド | シャットダウンモードにおかれることが可能なクロック発生器 |
US5287292A (en) * | 1992-10-16 | 1994-02-15 | Picopower Technology, Inc. | Heat regulator for integrated circuits |
US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
US5457781A (en) * | 1993-01-04 | 1995-10-10 | Amdahl Corporation | System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data |
US5630144A (en) * | 1993-02-19 | 1997-05-13 | Phoenix Technologies Ltd. | Desktop computer monitor power control using keyboard controller |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
US5692203A (en) * | 1993-03-12 | 1997-11-25 | Psc, Inc. | Power up/power down for electronic hardware which conserves electric power |
US5420808A (en) * | 1993-05-13 | 1995-05-30 | International Business Machines Corporation | Circuitry and method for reducing power consumption within an electronic circuit |
US5528463A (en) * | 1993-07-16 | 1996-06-18 | Dallas Semiconductor Corp. | Low profile sockets and modules for surface mountable applications |
US5579206A (en) * | 1993-07-16 | 1996-11-26 | Dallas Semiconductor Corporation | Enhanced low profile sockets and module systems |
US5497494A (en) * | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
US5513359A (en) * | 1993-07-23 | 1996-04-30 | International Business Machines Corporation | Desktop computer having a single-switch suspend/resume function |
US5913071A (en) * | 1993-07-26 | 1999-06-15 | National Semiconductor Corporation | Scalar interrupt-acknowledgement system that responds to a plurality of events with a single interrupt signal |
US5548763A (en) * | 1993-07-26 | 1996-08-20 | International Business Machines Corporation | Desk top computer system having multi-level power management |
AU732436B2 (en) * | 1993-07-26 | 2001-04-26 | Lenovo (Singapore) Pte. Ltd. | Desktop computer system having multi-level power management |
US5511202A (en) * | 1993-07-26 | 1996-04-23 | International Business Machines Corporation | Desktop computer system having zero-volt system suspend and control unit for ascertaining interrupt controller base address |
US5408668A (en) * | 1993-07-28 | 1995-04-18 | Tornai; Richard | Method and apparatus for controlling the provision of power to computer peripherals |
US7216064B1 (en) * | 1993-09-21 | 2007-05-08 | Intel Corporation | Method and apparatus for programmable thermal sensor for an integrated circuit |
US5894577A (en) * | 1993-09-22 | 1999-04-13 | Advanced Micro Devices, Inc. | Interrupt controller with external in-service indication for power management within a computer system |
EP0656579B1 (en) * | 1993-12-01 | 2003-05-21 | Advanced Micro Devices, Inc. | Power management for computer system and method therefor |
JPH07182857A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | マイコンシステム |
US5706407A (en) * | 1993-12-28 | 1998-01-06 | Kabushiki Kaisha Toshiba | System for reallocation of memory banks in memory sized order |
US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
CA2113492A1 (en) * | 1994-01-14 | 1995-07-15 | Donald W. Church | Apparatus and method for identifying metallic tokens and coins |
US5640573A (en) * | 1994-02-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Power management message bus for integrated processor |
EP0666529B1 (en) * | 1994-02-02 | 2004-10-06 | Advanced Micro Devices, Inc. | Power management in an asynchronus receiver/transmitter |
US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
WO1995028671A1 (en) * | 1994-04-18 | 1995-10-26 | Green Logic Inc. | An improved system logic controller for digital computers |
US5752011A (en) | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
US7167993B1 (en) * | 1994-06-20 | 2007-01-23 | Thomas C Douglass | Thermal and power management for computer systems |
KR960012838B1 (ko) * | 1994-06-20 | 1996-09-24 | 삼성전자 주식회사 | 스톱 클럭 제어장치와 그 방법 |
US5721934A (en) * | 1994-06-29 | 1998-02-24 | Intel Corporation | Retrofit external power saving system and method for use |
US5511204A (en) * | 1994-09-07 | 1996-04-23 | International Business Machines Corporation | Performing system tasks at power-off using system management interrupt |
US5530879A (en) * | 1994-09-07 | 1996-06-25 | International Business Machines Corporation | Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer |
US5590341A (en) * | 1994-09-30 | 1996-12-31 | Intel Corporation | Method and apparatus for reducing power consumption in a computer system using ready delay |
US5754869A (en) * | 1994-10-04 | 1998-05-19 | Intel Corporation | Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers |
EP0708406B1 (en) * | 1994-10-19 | 2001-09-12 | Advanced Micro Devices, Inc. | Integrated processor systems for portable information devices |
JPH08147064A (ja) * | 1994-11-24 | 1996-06-07 | Mitsubishi Denki Semiconductor Software Kk | 間欠動作回路 |
JP2885112B2 (ja) * | 1995-01-27 | 1999-04-19 | 株式会社デンソー | 半導体集積回路 |
JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
US5724592A (en) * | 1995-03-31 | 1998-03-03 | Intel Corporation | Method and apparatus for managing active power consumption in a microprocessor controlled storage device |
CA2173428A1 (en) | 1995-04-06 | 1996-10-07 | Donald W. Church | Electronic parking meter |
GB2301202B (en) * | 1995-05-19 | 1999-09-22 | Advanced Risc Mach Ltd | Controlling processing clock signals |
TW327707B (en) * | 1995-05-18 | 1998-03-01 | Motorola Inc | Method for producing power consumption in a portable electronic device with a liquid crystal display screen |
JPH08328684A (ja) | 1995-05-30 | 1996-12-13 | Toshiba Corp | コンピュータシステム |
JP3075957B2 (ja) | 1995-05-30 | 2000-08-14 | 株式会社東芝 | コンピュータシステム |
US5752044A (en) * | 1995-06-07 | 1998-05-12 | International Business Machines Corporation | Computer system having multi-level suspend timers to suspend from operation in attended and unattended modes |
US5587672A (en) * | 1995-09-25 | 1996-12-24 | Neomagic Corp. | Dynamic logic having power-down mode with periodic clock refresh for a low-power graphics controller |
US5708819A (en) * | 1995-10-10 | 1998-01-13 | Standard Microsystems Corporation | Process and apparatus for generating power management events in a computer system |
JP3621497B2 (ja) * | 1996-03-01 | 2005-02-16 | 株式会社東芝 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
DE19608776C2 (de) * | 1996-03-07 | 2003-03-20 | Atmel Germany Gmbh | Integrierte Schaltungsanordnung mit einer mit einem Datenbus verbundenen Buslogikeinheit |
US5983355A (en) * | 1996-05-20 | 1999-11-09 | National Semiconductor Corporation | Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals |
US5848281A (en) * | 1996-07-23 | 1998-12-08 | Smalley; Kenneth George | Method and apparatus for powder management in a multifunction controller with an embedded microprocessor |
US5790609A (en) * | 1996-11-04 | 1998-08-04 | Texas Instruments Incorporated | Apparatus for cleanly switching between various clock sources in a data processing system |
US5903746A (en) * | 1996-11-04 | 1999-05-11 | Texas Instruments Incorporated | Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state |
US5949261A (en) | 1996-12-17 | 1999-09-07 | Cypress Semiconductor Corp. | Method and circuit for reducing power and/or current consumption |
US6055489A (en) * | 1997-04-15 | 2000-04-25 | Intel Corporation | Temperature measurement and compensation scheme |
US5964881A (en) * | 1997-11-11 | 1999-10-12 | Advanced Micro Devices | System and method to control microprocessor startup to reduce power supply bulk capacitance needs |
US6675233B1 (en) * | 1998-03-26 | 2004-01-06 | O2 Micro International Limited | Audio controller for portable electronic devices |
US6895448B2 (en) | 1998-03-26 | 2005-05-17 | O2 Micro, Inc. | Low-power audio CD player for portable computers |
US6954804B2 (en) * | 1998-03-26 | 2005-10-11 | Micro, Inc. | Controller for portable electronic devices |
US6125440A (en) * | 1998-05-21 | 2000-09-26 | Tellabs Operations, Inc. | Storing executing instruction sequence for re-execution upon backward branch to reduce power consuming memory fetch |
DE19830068A1 (de) * | 1998-06-30 | 2000-01-05 | Teles Ag | Verfahren zur Steuerung bestimmter Modi oder Funktionen eines an einen Bus angeschlossenen Endgerätes |
US6363490B1 (en) | 1999-03-30 | 2002-03-26 | Intel Corporation | Method and apparatus for monitoring the temperature of a processor |
US6393374B1 (en) | 1999-03-30 | 2002-05-21 | Intel Corporation | Programmable thermal management of an integrated circuit die |
US6606674B1 (en) * | 2000-02-24 | 2003-08-12 | Intel Corporation | Method and apparatus for reducing circular list's thrashing by detecting the queues' status on a circular linked list |
US6665802B1 (en) | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
US7263567B1 (en) | 2000-09-25 | 2007-08-28 | Intel Corporation | Method and apparatus for lowering the die temperature of a microprocessor and maintaining the temperature below the die burn out |
US7522964B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
US7818443B2 (en) * | 2000-12-01 | 2010-10-19 | O2Micro International Ltd. | Low power digital audio decoding/playing system for computing devices |
US7526349B2 (en) * | 2000-12-01 | 2009-04-28 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
US7522966B2 (en) * | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
US7890741B2 (en) * | 2000-12-01 | 2011-02-15 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
US7522965B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
US7069367B2 (en) * | 2000-12-29 | 2006-06-27 | Intel Corporation | Method and apparatus for avoiding race condition with edge-triggered interrupts |
US6768362B1 (en) | 2001-08-13 | 2004-07-27 | Cypress Semiconductor Corp. | Fail-safe zero delay buffer with automatic internal reference |
JP2003058272A (ja) * | 2001-08-21 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置およびそれに用いられる半導体チップ |
US7325050B2 (en) * | 2001-09-19 | 2008-01-29 | Dell Products L.P. | System and method for strategic power reduction in a computer system |
US7337333B2 (en) * | 2001-09-19 | 2008-02-26 | Dell Products L.P. | System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies |
US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
JP4079653B2 (ja) * | 2002-02-22 | 2008-04-23 | 三洋電機株式会社 | クロック制御方法及びクロック制御回路 |
US7670224B2 (en) * | 2002-04-03 | 2010-03-02 | Igt | Gaming apparatus with power saving feature |
US6924667B2 (en) * | 2002-07-19 | 2005-08-02 | O2Micro International Limited | Level shifting and level-shifting amplifier circuits |
JP2004078581A (ja) * | 2002-08-19 | 2004-03-11 | Nec Corp | 通信データ処理回路 |
CN1327344C (zh) * | 2003-08-19 | 2007-07-18 | 英特尔公司 | 无交流电源时保存和恢复工作状态的基本输入/输出系统 |
US8250406B2 (en) * | 2003-08-19 | 2012-08-21 | Intel Corporation | Operational state preservation in the absence of AC power |
US20060026530A1 (en) * | 2004-07-30 | 2006-02-02 | Texas Instruments Incorporated | DMA overlay addressing methodology for optimizing power and improving memory bandwidth for display engines |
JP3870970B2 (ja) * | 2005-03-15 | 2007-01-24 | セイコーエプソン株式会社 | プロセッサ制御装置 |
US8627116B2 (en) * | 2007-08-07 | 2014-01-07 | Maxim Integrated Products, Inc. | Power conservation in an intrusion detection system |
CA2664291C (en) | 2008-04-25 | 2013-09-17 | J.J. Mackay Canada Limited | Improved data collection system for electronic parking meters |
JP4711269B2 (ja) * | 2008-11-21 | 2011-06-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ電力制御方法及びメモリ電力制御プログラム |
US20100146169A1 (en) * | 2008-12-05 | 2010-06-10 | Nuvoton Technology Corporation | Bus-handling |
US20110316716A1 (en) | 2008-12-23 | 2011-12-29 | George Allan Mackay | Low power wireless parking meter and parking meter network |
US7907003B2 (en) * | 2009-01-14 | 2011-03-15 | Standard Microsystems Corporation | Method for improving power-supply rejection |
US10198062B2 (en) * | 2009-11-20 | 2019-02-05 | Nxp B.V. | Microprocessor to resume clocking and execution based on external input pattern detection |
CA2756489C (en) | 2011-03-03 | 2023-09-26 | J.J. Mackay Canada Limited | Parking meter with contactless payment |
CA145137S (en) | 2012-04-02 | 2013-07-22 | Jj Mackay Canada Ltd | Single space parking meter |
CA2894350C (en) | 2015-06-16 | 2023-03-28 | J.J. Mackay Canada Limited | Coin chute with anti-fishing assembly |
CA3176773A1 (en) | 2015-08-11 | 2017-02-11 | J.J. Mackay Canada Limited | Single space parking meter retrofit |
CA3031936A1 (en) | 2019-01-30 | 2020-07-30 | J.J. Mackay Canada Limited | Spi keyboard module for a parking meter and a parking meter having an spi keyboard module |
US11922756B2 (en) | 2019-01-30 | 2024-03-05 | J.J. Mackay Canada Limited | Parking meter having touchscreen display |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58222349A (ja) * | 1982-06-18 | 1983-12-24 | Nec Corp | 情報処理装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3411147A (en) * | 1966-03-24 | 1968-11-12 | Burroughs Corp | Apparatus for executing halt instructions in a multi-program processor |
US3941989A (en) * | 1974-12-13 | 1976-03-02 | Mos Technology, Inc. | Reducing power consumption in calculators |
JPS5368051A (en) * | 1976-11-29 | 1978-06-17 | Sharp Corp | Integrated circuit device |
US4077011A (en) * | 1976-12-20 | 1978-02-28 | International Business Machines Corporation | Uncertain interval timer using a variable length shift register |
US4203153A (en) * | 1978-04-12 | 1980-05-13 | Diebold, Incorporated | Circuit for reducing power consumption in battery operated microprocessor based systems |
US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
DE2911998C2 (de) * | 1979-03-27 | 1985-11-07 | Robert Bosch Gmbh, 7000 Stuttgart | Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert |
US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
JPS5950072B2 (ja) * | 1979-09-13 | 1984-12-06 | カシオ計算機株式会社 | オ−トパワ−オフ装置 |
JPS5654529A (en) * | 1979-10-08 | 1981-05-14 | Nec Corp | Data processor |
US4316247A (en) * | 1979-10-30 | 1982-02-16 | Texas Instruments, Inc. | Low power consumption data processing system |
US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
US4409665A (en) * | 1979-12-26 | 1983-10-11 | Texas Instruments Incorporated | Turn-off-processor between keystrokes |
US4317180A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Clocked logic low power standby mode |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
US4545030A (en) * | 1982-09-28 | 1985-10-01 | The John Hopkins University | Synchronous clock stopper for microprocessor |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4573117A (en) * | 1983-11-07 | 1986-02-25 | Motorola, Inc. | Method and apparatus in a data processor for selectively disabling a power-down instruction |
US4780843A (en) * | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
US4586179A (en) * | 1983-12-09 | 1986-04-29 | Zenith Electronics Corporation | Microprocessor reset with power level detection and watchdog timer |
JPS60154709A (ja) * | 1984-01-25 | 1985-08-14 | Toshiba Corp | クロツク信号発生回路 |
US4627085A (en) * | 1984-06-29 | 1986-12-02 | Applied Micro Circuits Corporation | Flip-flop control circuit |
US4665328A (en) * | 1984-07-27 | 1987-05-12 | National Semiconductor Corporation | Multiple clock power down method and structure |
US4757505A (en) * | 1986-04-30 | 1988-07-12 | Elgar Electronics Corp. | Computer power system |
-
1986
- 1986-01-17 US US06/820,460 patent/US4851987A/en not_active Expired - Lifetime
- 1986-12-08 CN CN86108202.8A patent/CN1003961B/zh not_active Expired
- 1986-12-16 JP JP61297873A patent/JPS62169219A/ja active Pending
- 1986-12-23 BR BR8606400A patent/BR8606400A/pt not_active IP Right Cessation
-
1987
- 1987-01-06 AR AR87306507A patent/AR242669A1/es active
- 1987-01-08 DE DE8787300118T patent/DE3778558D1/de not_active Expired - Fee Related
- 1987-01-08 EP EP87300118A patent/EP0229692B1/en not_active Expired - Fee Related
-
1992
- 1992-09-15 SG SG935/92A patent/SG93592G/en unknown
- 1992-11-12 HK HK882/92A patent/HK88292A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58222349A (ja) * | 1982-06-18 | 1983-12-24 | Nec Corp | 情報処理装置 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01280891A (ja) * | 1988-05-06 | 1989-11-13 | Toppan Printing Co Ltd | Icカード |
JPH03212717A (ja) * | 1990-01-18 | 1991-09-18 | Fujitsu Ltd | 電源制御方式 |
US6971037B2 (en) | 1990-03-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6990595B2 (en) | 1990-03-23 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7006181B2 (en) | 1990-03-23 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6795929B2 (en) | 1990-03-23 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6882389B2 (en) | 1990-03-23 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
US6909483B2 (en) | 1990-03-23 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6952787B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6952248B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7821489B2 (en) | 1990-03-23 | 2010-10-26 | Panasonic Corporation | Data processing apparatus |
US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6792552B2 (en) | 1990-03-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7024572B2 (en) | 1990-03-23 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7062667B2 (en) | 1990-03-23 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7073084B2 (en) | 1990-03-23 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7079108B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7080272B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7120809B2 (en) | 1990-03-23 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7213162B2 (en) | 1990-03-23 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7432921B2 (en) | 1990-03-23 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7464281B2 (en) | 1990-03-23 | 2008-12-09 | Panasonic Corporation | Data processing apparatus |
US7548235B2 (en) | 1990-03-23 | 2009-06-16 | Panasonic Corporation | Data processing apparatus |
JPH04278612A (ja) * | 1991-02-25 | 1992-10-05 | Internatl Business Mach Corp <Ibm> | プロセッサ用クロック信号の制御方法及び情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
EP0229692A2 (en) | 1987-07-22 |
AR242669A1 (es) | 1993-04-30 |
BR8606400A (pt) | 1987-10-13 |
CN1003961B (zh) | 1989-04-19 |
HK88292A (en) | 1992-11-20 |
EP0229692A3 (en) | 1988-01-13 |
CN86108202A (zh) | 1987-07-29 |
EP0229692B1 (en) | 1992-04-29 |
DE3778558D1 (de) | 1992-06-04 |
US4851987A (en) | 1989-07-25 |
SG93592G (en) | 1992-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62169219A (ja) | 情報処理システム | |
US6193422B1 (en) | Implementation of idle mode in a suspend/resume microprocessor system | |
US5428790A (en) | Computer power management system | |
US6981163B2 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
US5303171A (en) | System suspend on lid close and system resume on lid open | |
US6795927B1 (en) | Power state resynchronization | |
EP0426410B1 (en) | Real-time power conservation for portable computers | |
US5446906A (en) | Method and apparatus for suspending and resuming a keyboard controller | |
EP1677175B1 (en) | Dynamic power management in system on chips (SOC) | |
US6467042B1 (en) | Method and/or apparatus for lowering power consumption in a peripheral device | |
US8793697B2 (en) | Method and system for scheduling requests in a portable computing device | |
JPH11112689A (ja) | ホスト信号処理通信システム用ウエイクアップオンリング電力節約 | |
JPH04333119A (ja) | 情報処理装置 | |
US5220671A (en) | Low-power consuming information processing apparatus | |
CN111221403B (zh) | 一种可调配休眠模式控制的SoC系统及方法 | |
US5771390A (en) | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system | |
US7197655B2 (en) | Lowered PU power usage method and apparatus | |
CN108181983B (zh) | 具有控制器进入低功率模式的电子设备 | |
JPH04309110A (ja) | 情報処理装置 | |
JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
WO1993006545A1 (en) | Power savings with ms-dos idle loop | |
JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
KR0150752B1 (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 | |
CN117909042A (zh) | 一种基于Cortex-R核的系统中断及任务切换管理方法及系统 |