JPS6418348U - - Google Patents
Info
- Publication number
- JPS6418348U JPS6418348U JP11324487U JP11324487U JPS6418348U JP S6418348 U JPS6418348 U JP S6418348U JP 11324487 U JP11324487 U JP 11324487U JP 11324487 U JP11324487 U JP 11324487U JP S6418348 U JPS6418348 U JP S6418348U
- Authority
- JP
- Japan
- Prior art keywords
- setting means
- program sequence
- stop
- interrupt
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図はこの考案によるプログラム・シーケン
ス・ストツプ装置の一実施例を示す構成図、第２
図は従来のプログラム・シーケンス・ストツプ装
置の一実施例を示す構成図である。 図において、１はストツプ・アドレス範囲設定
スイツチ、２はインタラプト・レジスタ、３はイ
ンタラプト・ステータス設定スイツチ、４はプロ
グラム・シーケンス・ストツプ オン／オフ ス
イツチ、５はプログラム・カウンタ、６は比較回
路、７はシーケンス・ストツプ制御信号発生回路
、８は一致検出回路、９はストツプ・アドレス設
定スイツチである。なお、図中同一あるいは相当
部分に同一符号を付して示してある。
ス・ストツプ装置の一実施例を示す構成図、第２
図は従来のプログラム・シーケンス・ストツプ装
置の一実施例を示す構成図である。 図において、１はストツプ・アドレス範囲設定
スイツチ、２はインタラプト・レジスタ、３はイ
ンタラプト・ステータス設定スイツチ、４はプロ
グラム・シーケンス・ストツプ オン／オフ ス
イツチ、５はプログラム・カウンタ、６は比較回
路、７はシーケンス・ストツプ制御信号発生回路
、８は一致検出回路、９はストツプ・アドレス設
定スイツチである。なお、図中同一あるいは相当
部分に同一符号を付して示してある。
Claims (1)
- 特定の条件が満されたとき、プログラム・シー
ケンスを停止させることのできるプログラム・シ
ーケンス・ストツプ装置において、プログラム・
シーケンスにおける任意のアドレス範囲を指定す
るストツプ・アドレス範囲設定手段と、任意のイ
ンタラプト発生状態を指定するインタラプト・ス
テータス設定手段とを有し、プログラム・シーケ
ンスが前記ストツプ・アドレス範囲設定手段で指
定された範囲にあり、かつインタラプト・レジス
タの内容が前記インタラプト・ステータス設定手
段の内容と一致した時に、プログラム・シーケン
スを停止するように制御したことを特徴としたプ
ログラム・シーケンス・ストツプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11324487U JPS6418348U (ja) | 1987-07-23 | 1987-07-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11324487U JPS6418348U (ja) | 1987-07-23 | 1987-07-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6418348U true JPS6418348U (ja) | 1989-01-30 |
Family
ID=31352907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11324487U Pending JPS6418348U (ja) | 1987-07-23 | 1987-07-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6418348U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516099A (ja) * | 2012-05-07 | 2015-06-04 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | インタラプトステータスに基づく構成可能なブレークポイントを有するデバイス |
-
1987
- 1987-07-23 JP JP11324487U patent/JPS6418348U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015516099A (ja) * | 2012-05-07 | 2015-06-04 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | インタラプトステータスに基づく構成可能なブレークポイントを有するデバイス |