JPS64141U - - Google Patents
Info
- Publication number
- JPS64141U JPS64141U JP9634087U JP9634087U JPS64141U JP S64141 U JPS64141 U JP S64141U JP 9634087 U JP9634087 U JP 9634087U JP 9634087 U JP9634087 U JP 9634087U JP S64141 U JPS64141 U JP S64141U
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cpu
- emulator
- jamming circuit
- break
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Description
第1図は本考案の一実施例の命令ジヤミング回
路のブロツク図。第2図は第1図の回路のタイミ
ング図。第3図は従来技術によるNMI割り込み
を説明するためのタイミング図。 1……信号入力線、2……ブレーク検出器、3
,4,5……検出器出力線、6,9……データバ
ス、7……データバツフア、8……ジヤミングバ
ツフア、10……CPU。
路のブロツク図。第2図は第1図の回路のタイミ
ング図。第3図は従来技術によるNMI割り込み
を説明するためのタイミング図。 1……信号入力線、2……ブレーク検出器、3
,4,5……検出器出力線、6,9……データバ
ス、7……データバツフア、8……ジヤミングバ
ツフア、10……CPU。
Claims (1)
- マイクロコンピユータのエミユレータに対する
ブレーク信号を検出し、エミユレータのCPUに
入力する命令を所定の命令に変更し、前記CPU
の内部状態を変化させずに且つ確実にブレーク動
作をおこなわせることを特徴とする命令ジヤミン
グ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9634087U JPS64141U (ja) | 1987-06-22 | 1987-06-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9634087U JPS64141U (ja) | 1987-06-22 | 1987-06-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS64141U true JPS64141U (ja) | 1989-01-05 |
Family
ID=30961973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9634087U Pending JPS64141U (ja) | 1987-06-22 | 1987-06-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS64141U (ja) |
-
1987
- 1987-06-22 JP JP9634087U patent/JPS64141U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS64141U (ja) | ||
JPH02149444U (ja) | ||
JPS62121937U (ja) | ||
JPS63118659U (ja) | ||
JPH01120250U (ja) | ||
JPS62195863U (ja) | ||
JPH01138130U (ja) | ||
JPS5858644U (ja) | 電源オンオフ監視装置 | |
JPS60153355U (ja) | マルチcpuシステムの制御装置 | |
JPH0277747U (ja) | ||
JPS6219264U (ja) | ||
JPS62187351U (ja) | ||
JPH01127040U (ja) | ||
JPS5940901U (ja) | 制御出力回路 | |
JPS618353U (ja) | Dmaデ−タ伝送路つきマイクロコンピユ−タ | |
JPS61204261U (ja) | ||
JPS63139647U (ja) | ||
JPS647333U (ja) | ||
JPS63192843U (ja) | ||
JPS6452062U (ja) | ||
JPS6361043U (ja) | ||
JPS61103750U (ja) | ||
JPH0181794U (ja) | ||
JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
JPH0263115U (ja) |