JPS5851363U - マイクロコンピユ−タ用集積回路 - Google Patents
マイクロコンピユ−タ用集積回路Info
- Publication number
- JPS5851363U JPS5851363U JP14794281U JP14794281U JPS5851363U JP S5851363 U JPS5851363 U JP S5851363U JP 14794281 U JP14794281 U JP 14794281U JP 14794281 U JP14794281 U JP 14794281U JP S5851363 U JPS5851363 U JP S5851363U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- microcomputer
- integrated circuit
- terminal
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のマルチ・チップ・システムのマイクロコ
ンピュータの一例のブロック図、第2図は本考案の一実
施例のブロック図、第3図は本考案のマイクロコンピュ
ータ用集積回路の応用例のブロック図である。 1・・・・・・cpu、2・・・・・・ROM、3・・
・・・・RAM、4・・・・・・タイマ/カウンタ、5
・・・・・・I10コントローラ、6・・・・・・内部
バス、7・・・・・・パラレルI10ポート、8・・・
・・・シリアルI10ポート、9・・・・・・Mバス・
バッファ、10・・・・・・バス制御出力信号端子、1
1・・・・・・Sバス・バッファ、12・・・・・・バ
ス制御入力信号端子。
ンピュータの一例のブロック図、第2図は本考案の一実
施例のブロック図、第3図は本考案のマイクロコンピュ
ータ用集積回路の応用例のブロック図である。 1・・・・・・cpu、2・・・・・・ROM、3・・
・・・・RAM、4・・・・・・タイマ/カウンタ、5
・・・・・・I10コントローラ、6・・・・・・内部
バス、7・・・・・・パラレルI10ポート、8・・・
・・・シリアルI10ポート、9・・・・・・Mバス・
バッファ、10・・・・・・バス制御出力信号端子、1
1・・・・・・Sバス・バッファ、12・・・・・・バ
ス制御入力信号端子。
Claims (1)
- 中央処理装置、記憶回路、入出力制御回路、タイマ/カ
ウンタ、内部バス等を内蔵するマイクロコンピュータ用
集積回路において、機能拡張のための外部メモリ等を追
加接続し、該外部メモリ等を側御するためのバス端子と
バス制御出力信号端子と、外部のマスター・ディバイス
から制御されるために接続されるバス端子とバス制御入
力端子とを設けたことを特徴とするマイクロコンピュー
タ用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14794281U JPS5851363U (ja) | 1981-10-05 | 1981-10-05 | マイクロコンピユ−タ用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14794281U JPS5851363U (ja) | 1981-10-05 | 1981-10-05 | マイクロコンピユ−タ用集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5851363U true JPS5851363U (ja) | 1983-04-07 |
Family
ID=29940777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14794281U Pending JPS5851363U (ja) | 1981-10-05 | 1981-10-05 | マイクロコンピユ−タ用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851363U (ja) |
-
1981
- 1981-10-05 JP JP14794281U patent/JPS5851363U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
JPS6142649U (ja) | デ−タ転送装置 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59108949U (ja) | 半導体集積回路 | |
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS62195863U (ja) | ||
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS6030051U (ja) | Pcmデ−タ発生回路 | |
JPS5851352U (ja) | アナログ入力コントロ−ラ | |
JPS6339754U (ja) | ||
JPS59118049U (ja) | 制御装置 | |
JPS5953455U (ja) | 表示コントロ−ラ | |
JPS61653U (ja) | Dma転送回路 | |
JPS59138928U (ja) | プロセス出力回路 | |
JPS59182762U (ja) | 情報処理装置 | |
JPS618353U (ja) | Dmaデ−タ伝送路つきマイクロコンピユ−タ | |
JPS5897605U (ja) | マルチプロセツサによるバツチプロセス用コントロ−ラ | |
JPS6353152U (ja) | ||
JPS6392971U (ja) | ||
JPS6071962U (ja) | 動作モ−ド設定装置 | |
JPS635542U (ja) | ||
JPS5858644U (ja) | 電源オンオフ監視装置 | |
JPS59182756U (ja) | マイクロコンピユ−タ | |
JPH0289556U (ja) |