JPS5897605U - マルチプロセツサによるバツチプロセス用コントロ−ラ - Google Patents

マルチプロセツサによるバツチプロセス用コントロ−ラ

Info

Publication number
JPS5897605U
JPS5897605U JP19106581U JP19106581U JPS5897605U JP S5897605 U JPS5897605 U JP S5897605U JP 19106581 U JP19106581 U JP 19106581U JP 19106581 U JP19106581 U JP 19106581U JP S5897605 U JPS5897605 U JP S5897605U
Authority
JP
Japan
Prior art keywords
multiprocessor
controller
batch processing
control
batch process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19106581U
Other languages
English (en)
Inventor
加藤　政夫
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP19106581U priority Critical patent/JPS5897605U/ja
Publication of JPS5897605U publication Critical patent/JPS5897605U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は一実施例の構成図である。 １・・・共有メモリ、２・・・共有バス、３・・・ＤＤ
Ｃ制御用プロセッサ、４・・・ローカルメモリ（１）、
５・・・プロセス入出力装置、６・・・ローカルバス（
１）、？・・・シーケンス制御用フロセッサ、８・・・
ローカルメモリ（２＞、９・・・一般入出力装置、１０
・・・ローカルバス（２）。

Claims (1)

    【実用新案登録請求の範囲】
  1. プロセス変量に対してＤＤＣ制御とシーケンス制御とを
    複合して行うバッチプロセス用コントローラにおいて、
    共有メモリを介して、１台のプロセッサでＤＤＣ制御を
    行い、他の１台のプロセッサでシーケンス制御を行うこ
    とを特徴とするマルチフロセッサによるバッチプロセス
    用コントローラー
JP19106581U 1981-12-23 1981-12-23 マルチプロセツサによるバツチプロセス用コントロ−ラ Pending JPS5897605U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19106581U JPS5897605U (ja) 1981-12-23 1981-12-23 マルチプロセツサによるバツチプロセス用コントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19106581U JPS5897605U (ja) 1981-12-23 1981-12-23 マルチプロセツサによるバツチプロセス用コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5897605U true JPS5897605U (ja) 1983-07-02

Family

ID=30104549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19106581U Pending JPS5897605U (ja) 1981-12-23 1981-12-23 マルチプロセツサによるバツチプロセス用コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5897605U (ja)

Similar Documents

Publication Publication Date Title
JPS5897605U (ja) マルチプロセツサによるバツチプロセス用コントロ−ラ
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS6142649U (ja) デ−タ転送装置
JPS6034651U (ja) Ｄｍａ制御装置
JPH01144944U (ja)
JPS5832543U (ja) 共有記憶装置
JPS635542U (ja)
JPS59147236U (ja) インタ−フエイス制御装置
JPS5881654U (ja) 演算処理装置
JPS58164046U (ja) マイクロプロセツサの制御装置
JPS62183208U (ja)
JPS6339754U (ja)
JPS6312242U (ja)
JPS60167462U (ja) 画像処理装置
JPS5984628U (ja) 周辺装置制御システム
JPS6087047U (ja) 制御装置
JPS58174733U (ja) プロセス入出力制御方式
JPS6339751U (ja)
JPS6353151U (ja)
JPS5958869U (ja) 画像デ−タ処理装置
JPS5832505U (ja) プログラマブル・コントロ−ラ
JPS6384650U (ja)
JPS6214541U (ja)
JPS59134841U (ja) 情報処理装置
JPS59118049U (ja) 制御装置