JPS58174733U - プロセス入出力制御方式 - Google Patents

プロセス入出力制御方式

Info

Publication number
JPS58174733U
JPS58174733U JP6945282U JP6945282U JPS58174733U JP S58174733 U JPS58174733 U JP S58174733U JP 6945282 U JP6945282 U JP 6945282U JP 6945282 U JP6945282 U JP 6945282U JP S58174733 U JPS58174733 U JP S58174733U
Authority
JP
Japan
Prior art keywords
process input
control method
output control
memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6945282U
Other languages
English (en)
Inventor
哲男 佐藤
Original Assignee
株式会社日立製作所
日立エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所, 日立エンジニアリング株式会社 filed Critical 株式会社日立製作所
Priority to JP6945282U priority Critical patent/JPS58174733U/ja
Publication of JPS58174733U publication Critical patent/JPS58174733U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のハードウェア構盛図、第２図は第１図ユ
ニットの実装図、第９図は本考案の制御ブロック図、第
４図はメモリー３の詳細構成図、第５図はメモリー４の
詳細構成図である。 １ａ〜１ｂ・・・・・・入出力カード、２・・・・：・
カードコード入力回路、３・・・・・・カードコード参
照メモリー、４・・・・・・カード判別メモリー、５・
・・・・・入出力制御回路、６ａ〜６ｂ・・・・・・入
出力データメモリー。

Claims (1)

    【実用新案登録請求の範囲】
  1. ｃｐｕ　、メモリインタフェース上に接続されるプロセ
    ス入出力カードおよびメモリで構成される計算機におい
    て、前記プロセス入出力カードの物理アドレスと論理ア
    ドレスを自動的に結合させて入出力を実行するアプリケ
    ーションプログラムから、物理ア′ドレスの情報を削除
    したことを特徴とするプロセス入出力制御方式。
JP6945282U 1982-05-14 1982-05-14 プロセス入出力制御方式 Pending JPS58174733U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6945282U JPS58174733U (ja) 1982-05-14 1982-05-14 プロセス入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6945282U JPS58174733U (ja) 1982-05-14 1982-05-14 プロセス入出力制御方式

Publications (1)

Publication Number Publication Date
JPS58174733U true JPS58174733U (ja) 1983-11-22

Family

ID=30079179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6945282U Pending JPS58174733U (ja) 1982-05-14 1982-05-14 プロセス入出力制御方式

Country Status (1)

Country Link
JP (1) JPS58174733U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175962A (ja) * 1992-12-07 1994-06-24 Yokogawa Electric Corp ビルディングブロック形電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175962A (ja) * 1992-12-07 1994-06-24 Yokogawa Electric Corp ビルディングブロック形電子機器

Similar Documents

Publication Publication Date Title
JPS59192740U (ja) コンピユ−タ装置
JPS58174733U (ja) プロセス入出力制御方式
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS59104400U (ja) デ−タ記憶装置
JPS60117654U (ja) 電力系統運転訓練用シミユレ−タ
JPS59174657U (ja) カ−ド取引処理装置
JPS59104206U (ja) 制御装置の操作手順デ−タ表示装置
JPS5881654U (ja) 演算処理装置
JPS6065848U (ja) 計算機システム
JPS5872800U (ja) 設定デ−タのメモリ保護装置
JPS6116654U (ja) アクセス制御装置
JPS59169632U (ja) デ−タ転送回路
JPS59174655U (ja) 音声出力機構を備えた就業管理端末
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置
JPS60637U (ja) デ−タ変換装置
JPS5973790U (ja) パタ−ン出力装置
JPS6076354U (ja) 複写制御装置
JPS58174736U (ja) 計算機への入力インタフエ−ス装置
JPS6039139U (ja) 磁気カ−ドリ−ダのインタフェ−ス回路
JPS5963744U (ja) 情報処理装置
JPS6065843U (ja) メモリアドレス拡張回路
JPS6074297U (ja) Ｒａｍアクセス回路
JPS5990995U (ja) 表示装置
JPS5881798U (ja) Ｐｒｏｍライタ−
JPS5992940U (ja) パリテイ・チエツク回路