JPS6116654U - アクセス制御装置 - Google Patents
アクセス制御装置Info
- Publication number
- JPS6116654U JPS6116654U JP10000584U JP10000584U JPS6116654U JP S6116654 U JPS6116654 U JP S6116654U JP 10000584 U JP10000584 U JP 10000584U JP 10000584 U JP10000584 U JP 10000584U JP S6116654 U JPS6116654 U JP S6116654U
- Authority
- JP
- Japan
- Prior art keywords
- control device
- access control
- central processing
- processing unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
のブロック図、第2図はアクセス制御装置の回路図、第
3図は16ビットCPUに於けるアドレスマップの構成
図、第4図はアクセス制御装置を用いた場合のアドレス
マップである。 1 :CPU, 2 :アドレスデコーダ、3:周辺装
置、4:アクセス制御装置、5−1:データパス、5−
2〜5−4:アドレスバス、5−5二周辺装置選択信号
、5−6:データ制御信号0、5−7:データ制御信号
1、5−8:最下位アドレス制御櫃号、6:反転回路、
7:NAND回路、8−1:データ制御信号0,8−2
:データ制御信号1、8−3:最下位アドレス制御信号
、9:16ビットの内上位8ビットのアドレスブロック
、10:16ビットの内下位8ビットのアドレスブロッ
ク、11−0〜11−5・・・・・・:絶対アドレス、
12:8ビットのアドレスブロック、13−0〜13−
5・・・・・・:絶対アドレス。 4IIw−
3図は16ビットCPUに於けるアドレスマップの構成
図、第4図はアクセス制御装置を用いた場合のアドレス
マップである。 1 :CPU, 2 :アドレスデコーダ、3:周辺装
置、4:アクセス制御装置、5−1:データパス、5−
2〜5−4:アドレスバス、5−5二周辺装置選択信号
、5−6:データ制御信号0、5−7:データ制御信号
1、5−8:最下位アドレス制御櫃号、6:反転回路、
7:NAND回路、8−1:データ制御信号0,8−2
:データ制御信号1、8−3:最下位アドレス制御信号
、9:16ビットの内上位8ビットのアドレスブロック
、10:16ビットの内下位8ビットのアドレスブロッ
ク、11−0〜11−5・・・・・・:絶対アドレス、
12:8ビットのアドレスブロック、13−0〜13−
5・・・・・・:絶対アドレス。 4IIw−
Claims (1)
- 中央処理装置と、前記中央処理装置に比して扱うデータ
サイズの小さい周辺制御装置からなる情報処理装置に於
いて、前記中央処理装置のデータ制御信号のパターンに
より前記周辺制御装置のアドレス制御部に定められたア
ドレス信号を入力す−ることのできる制御装置を設けた
ことを特徴とするアクセス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10000584U JPS6116654U (ja) | 1984-07-04 | 1984-07-04 | アクセス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10000584U JPS6116654U (ja) | 1984-07-04 | 1984-07-04 | アクセス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6116654U true JPS6116654U (ja) | 1986-01-30 |
Family
ID=30659478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10000584U Pending JPS6116654U (ja) | 1984-07-04 | 1984-07-04 | アクセス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6116654U (ja) |
-
1984
- 1984-07-04 JP JP10000584U patent/JPS6116654U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
JPS6116654U (ja) | アクセス制御装置 | |
JPS58174733U (ja) | プロセス入出力制御方式 | |
JPS6057855U (ja) | デュアルcpu方式情報処理装置 | |
JPS60164248U (ja) | プログラムライタ | |
JPS60131060U (ja) | 画像処理装置 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS60117654U (ja) | 電力系統運転訓練用シミユレ−タ | |
JPS6133147U (ja) | マイクロプログラム制御装置 | |
JPS6439540U (ja) | ||
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS61128748U (ja) | ||
JPH02116344U (ja) | ||
JPS59182762U (ja) | 情報処理装置 | |
JPS63163540U (ja) | ||
JPH0196047U (ja) | ||
JPS59104206U (ja) | 制御装置の操作手順デ−タ表示装置 | |
JPS6030050U (ja) | デ−タメモリアクセス方式 | |
JPS60126846U (ja) | メモリ切換え制御回路 | |
JPS6020099U (ja) | P−rom書込器 | |
JPS5837267U (ja) | 映像合成装置 | |
JPS63193288U (ja) | ||
JPH0255330U (ja) | ||
JPS6065843U (ja) | メモリアドレス拡張回路 |