JPS59118049U - 制御装置 - Google Patents

制御装置

Info

Publication number
JPS59118049U
JPS59118049U JP992183U JP992183U JPS59118049U JP S59118049 U JPS59118049 U JP S59118049U JP 992183 U JP992183 U JP 992183U JP 992183 U JP992183 U JP 992183U JP S59118049 U JPS59118049 U JP S59118049U
Authority
JP
Japan
Prior art keywords
processing
control
information transmission
control device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP992183U
Other languages
English (en)
Inventor
国場　幸政
Original Assignee
株式会社日立製作所
日立エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所, 日立エンジニアリング株式会社 filed Critical 株式会社日立製作所
Priority to JP992183U priority Critical patent/JPS59118049U/ja
Publication of JPS59118049U publication Critical patent/JPS59118049U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
図は本考案の一実施例の制御装置構成図である。 １・・・ＣＰＵ、２…コントロールバス、３・・・アド
レスバス、４・・・データバス、５・・・ＤＩＡ変換器
、６・・・Ａ／Ｄ変換器、７・・・プロセス入出力装置
、８・・・メモリ、９・・・切り替器、１０・・・切り
替メモリ、１１・・・ＣＰＵ、１２・・・コントロール
バス、１３・・・アドレスバス、１４・・・データバス
、１５・・・コミュニケーションコントローラ、１６・
・・メモリ、１７・・・切り替メモリ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御用マイクロコンピュータの機能の一部として上位計
    算機への情報伝送を行う機能を備えたものにおいて、制
    御と情報伝送を２台のＣＰＵと２台の同じアドレスを持
    つメモリを用いて、制御処理が済み次第、その処理を終
    えたメモリを情報伝送処理側のＣＰＵに切り替え、一方
    、情報伝送処理側にあるメモリを制御処理側に切り替え
    、相互に切替えることにより、制御処理と情報伝送処理
    を並行に行わせることを特徴とする制御装置。
JP992183U 1983-01-28 1983-01-28 制御装置 Pending JPS59118049U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP992183U JPS59118049U (ja) 1983-01-28 1983-01-28 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP992183U JPS59118049U (ja) 1983-01-28 1983-01-28 制御装置

Publications (1)

Publication Number Publication Date
JPS59118049U true JPS59118049U (ja) 1984-08-09

Family

ID=30141368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP992183U Pending JPS59118049U (ja) 1983-01-28 1983-01-28 制御装置

Country Status (1)

Country Link
JP (1) JPS59118049U (ja)

Similar Documents

Publication Publication Date Title
JPS59118049U (ja) 制御装置
JPS6034651U (ja) Ｄｍａ制御装置
JPS6142649U (ja) デ−タ転送装置
JPS6214536U (ja)
JPS618354U (ja) ダイレクトメモリアクセス装置
JPS5851333U (ja) プログラム処理装置
JPS618353U (ja) Ｄｍａデ−タ伝送路つきマイクロコンピユ−タ
JPS5940907U (ja) 通信機能付調節計
JPS5851363U (ja) マイクロコンピユ−タ用集積回路
JPS59182762U (ja) 情報処理装置
JPS59134841U (ja) 情報処理装置
JPS5881654U (ja) 演算処理装置
JPS6339754U (ja)
JPS59147236U (ja) インタ−フエイス制御装置
JPS5949252U (ja) アドレス制御装置
JPS58174744U (ja) 負荷率伝送による通信回線の伝送量制御方式
JPS6065848U (ja) 計算機システム
JPS60117654U (ja) 電力系統運転訓練用シミユレ−タ
JPS595096U (ja) メモリアクセス装置
JPS635501U (ja)
JPS5871842U (ja) 制御信号伝送装置
JPS5920351U (ja) マイクロコンピユ−タにおける加算回路
JPS59138928U (ja) プロセス出力回路
JPS5836453U (ja) マルチ計算機システムにおけるプログラム動作メモリの有効活用機構
JPS6071965U (ja) 計算機システム