JPS6071965U - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPS6071965U JPS6071965U JP16303483U JP16303483U JPS6071965U JP S6071965 U JPS6071965 U JP S6071965U JP 16303483 U JP16303483 U JP 16303483U JP 16303483 U JP16303483 U JP 16303483U JP S6071965 U JPS6071965 U JP S6071965U
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- interrupt code
- command
- interrupt
- code area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案にかかる計算機システムの一実施例の構
成ブロック図、第2図は第1図のコマンド情報の構成を
示した図である。 20・・・・・・CPU、30・・・・・・主記憶装置
、40・・・・・・I10装置、A2・・・・・・中断
コードエリア。
成ブロック図、第2図は第1図のコマンド情報の構成を
示した図である。 20・・・・・・CPU、30・・・・・・主記憶装置
、40・・・・・・I10装置、A2・・・・・・中断
コードエリア。
Claims (1)
- 【実用新案登録請求の範囲】 主記憶装置に対してコマンドチェイニングによりDMA
動作を行なうI10装置を有する計算機システムにおい
て、 前記主記憶装置にセットされていて前記I10装置によ
り実行される各コマンド情報に中断コードエリアが設け
られていて、CPUがコマンドチェイニング動作を中断
したいときに前記中断コードエリアに中断コードを書き
込み、I10装置がコマンド情報の中断コードエリアに
中断コードを検出するとコマンドチェイニング動作を中
断することを特徴とする計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16303483U JPS6071965U (ja) | 1983-10-21 | 1983-10-21 | 計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16303483U JPS6071965U (ja) | 1983-10-21 | 1983-10-21 | 計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6071965U true JPS6071965U (ja) | 1985-05-21 |
Family
ID=30357841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16303483U Pending JPS6071965U (ja) | 1983-10-21 | 1983-10-21 | 計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6071965U (ja) |
-
1983
- 1983-10-21 JP JP16303483U patent/JPS6071965U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59192740U (ja) | コンピユ−タ装置 | |
JPS6071965U (ja) | 計算機システム | |
JPS6065848U (ja) | 計算機システム | |
JPS59174648U (ja) | 補助記憶装置 | |
JPS59108906U (ja) | 制御装置の仕様デ−タ表示装置 | |
JPS59142839U (ja) | プログラムの複写防止装置 | |
JPS60180051U (ja) | データ伝送制御装置 | |
JPS58159700U (ja) | 記憶デ−タ保護回路 | |
JPS60123051U (ja) | 共有メモリの制御装置 | |
JPS60150687U (ja) | 磁気テ−プ制御装置 | |
JPS6142648U (ja) | チヤネル装置 | |
JPS60135939U (ja) | 処理装置の暴走検出回路 | |
JPS60116539U (ja) | デ−タ処理システム | |
JPS60144148U (ja) | 記憶装置 | |
JPS59182762U (ja) | 情報処理装置 | |
JPS6047058U (ja) | チヤネル制御装置 | |
JPS58148799U (ja) | メモリ保護機構 | |
JPS60174956U (ja) | 異常メツセ−ジ出力装置 | |
JPS614254U (ja) | 命令判読回路 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS5881654U (ja) | 演算処理装置 | |
JPS6389143U (ja) | ||
JPS58164044U (ja) | 電子式卓上計算機 | |
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS59118049U (ja) | 制御装置 |