JPS5832505U - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はこの考案に係るプログラマブル・コントローラ
の構成を示すブロック図、第２図は上記プログラマブル
・コントローラの処理手順を示すシステムプログラムの
フローチャートである。 １・・・・・・親機、２・・・・・・子機、３・・・・
・・リンクバス、１１・・・・・・ユーザプログラムメ
モリ、１２．２２・・・・・・入力回路、１３．２３・
・・・・・出力回路、１４゜２４・・・・・・入出カメ
モリ、１５．２５・・・・・・ＣＰＵ　。 １８．２８・・・・・・リンクユニット。 匣ｌ ＼　　　　　＼　　　　　　　　　＼

Claims (1)

1. 【実用新案登録請求の範囲】 １台の親機およびこれにリンクツ；スを介して接続され
   る１台以上の子機とで構成され；親機および子機のそれ
   ぞれは、外部入力信号が与えられる入力回路と、外部出
   力信号を送出する出力回路と、上記入力回路および出力
   回路に対応した入出力データのバッファメモリとなる入
   出カメモリと、上記入力データを上記入出カメモリの所
   定エリアに書込むとともに、上記入出カメモリの所定エ
   リアの出力データを上記出力回路にセットする入出力更
   新手段と、親機が上記リンクバスを介して子機の上記入
   出カメモリにアクセスするとともに、子機の上記入出力
   更新手段の動作タイミングを制御するための通信制御手
   段とを備え；親機は、ユーザプログラムが格納されるユ
   ーザプログラムメモリと、このユーザプログラムメモリ
   の各命令を順次高速に実行し、親機および子機の上記入
   出カメモリのデータに基づいて演算処理を行なうととも
   に、その処理結果で親機および子機の上記入出カメモリ
   の出力データを書換える命令実行手段とを備え； ることを特徴とするプログラマブル・コントローラ。