JPS61103750U - - Google Patents
Info
- Publication number
- JPS61103750U JPS61103750U JP18855384U JP18855384U JPS61103750U JP S61103750 U JPS61103750 U JP S61103750U JP 18855384 U JP18855384 U JP 18855384U JP 18855384 U JP18855384 U JP 18855384U JP S61103750 U JPS61103750 U JP S61103750U
- Authority
- JP
- Japan
- Prior art keywords
- data
- same
- setting transfer
- processing
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
図面は本考案の一実施例を示すもので、第1図
は回路構成を示すブロツク図、第2図は動作を説
明するためのタイミングチヤート、第3図及び第
4図は動作内容を示すフローチヤートである。 1……第1のCPU、2……第2のCPU、3
……第3のCPU、4……データバス、5……同
期クロツク発生回路。
は回路構成を示すブロツク図、第2図は動作を説
明するためのタイミングチヤート、第3図及び第
4図は動作内容を示すフローチヤートである。 1……第1のCPU、2……第2のCPU、3
……第3のCPU、4……データバス、5……同
期クロツク発生回路。
Claims (1)
- CPU間で所定のデータを上位データと下位デ
ータとに分割して転送する場合において、上記上
位データと下位データとが同じにならないように
転送データを設定する手段と、受信データにおけ
る上位データと下位データとを比較し、同一デー
タであつた場合にデータエラーとして処理する手
段とを具備したことを特徴とするデータ処理装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18855384U JPS61103750U (ja) | 1984-12-12 | 1984-12-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18855384U JPS61103750U (ja) | 1984-12-12 | 1984-12-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61103750U true JPS61103750U (ja) | 1986-07-02 |
Family
ID=30746015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18855384U Pending JPS61103750U (ja) | 1984-12-12 | 1984-12-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61103750U (ja) |
-
1984
- 1984-12-12 JP JP18855384U patent/JPS61103750U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61103750U (ja) | ||
JPS6339754U (ja) | ||
JPS62195863U (ja) | ||
JPS60164236U (ja) | プログラマブルコントロ−ラ | |
JPS6142649U (ja) | デ−タ転送装置 | |
JPH03113444U (ja) | ||
JPS62192449U (ja) | ||
JPS6392971U (ja) | ||
JPH0284964U (ja) | ||
JPS6356454U (ja) | ||
JPS63118659U (ja) | ||
JPS60649U (ja) | マルチcpuシステムの同期装置 | |
JPS6210546U (ja) | ||
JPS635542U (ja) | ||
JPS6353151U (ja) | ||
JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
JPS63168549U (ja) | ||
JPS59118200U (ja) | バブルメモリ装置 | |
JPS6399945U (ja) | ||
JPS58142734U (ja) | バス結合システムのアドレス発生回路 | |
JPH028250U (ja) | ||
JPS64141U (ja) | ||
JPS62187351U (ja) | ||
JPS62201857U (ja) | ||
JPH02143603U (ja) |