JPH01142057U - - Google Patents
Info
- Publication number
- JPH01142057U JPH01142057U JP3595888U JP3595888U JPH01142057U JP H01142057 U JPH01142057 U JP H01142057U JP 3595888 U JP3595888 U JP 3595888U JP 3595888 U JP3595888 U JP 3595888U JP H01142057 U JPH01142057 U JP H01142057U
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- program
- signal
- reset
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims 1
- 230000006378 damage Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図は本考案によるウオツチドツグタイマ回
路の一実施例を示すブロツク図、第２図は動作を
説明するためのタイミングチヤート、第３図は制
御フローを説明するためのフローチヤートである
。 １……中央制御装置（ＣＰＵ）、２……タイマ
、３……パラレルポート、４……カウンタ。
路の一実施例を示すブロツク図、第２図は動作を
説明するためのタイミングチヤート、第３図は制
御フローを説明するためのフローチヤートである
。 １……中央制御装置（ＣＰＵ）、２……タイマ
、３……パラレルポート、４……カウンタ。
Claims (1)
- 所定の時間内に第１リセツト信号が入力しない
ときは、タイムアウトし、ＣＰＵをリセツトして
再スタートさせるための信号を出力するタイマと
、第２リセツト信号が入力しない限りカウントア
ツプを続行し、カウント終了時、ＣＰＵを停止さ
せるための信号を出力するカウンタと、プログラ
ム制御により前記第１リセツト信号を所定時間内
に供給するとともに前記第２リセツト信号も供給
し、プログラムの暴走を検出した場合、プログラ
ム破壊が暴走の原因となつているときは前記第１
および第２リセツト信号供給を停止し、プログラ
ム自体に異常がなく正常な処理が続行可能なとき
は前記第１リセツト信号のみ供給を停止するパラ
レルポートとから構成されたことを特徴とするウ
オツチドツグタイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3595888U JPH01142057U (ja) | 1988-03-18 | 1988-03-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3595888U JPH01142057U (ja) | 1988-03-18 | 1988-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01142057U true JPH01142057U (ja) | 1989-09-28 |
Family
ID=31262583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3595888U Pending JPH01142057U (ja) | 1988-03-18 | 1988-03-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01142057U (ja) |
-
1988
- 1988-03-18 JP JP3595888U patent/JPH01142057U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01142057U (ja) | ||
| JPS58108724U (ja) | デイジタル保護継電装置 | |
| JPH01175340U (ja) | ||
| JPH0250758U (ja) | ||
| JPS6361043U (ja) | ||
| JPH01175305U (ja) | ||
| JPH01164548U (ja) | ||
| JPH026346U (ja) | ||
| JPS63139647U (ja) | ||
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPH01172152U (ja) | ||
| JPH0246243U (ja) | ||
| JPS62151603U (ja) | ||
| JPS6418348U (ja) | ||
| JPS6142624U (ja) | 計算機システムの再スタ−ト回路 | |
| JPS61204261U (ja) | ||
| JPH022748U (ja) | ||
| JPS62192445U (ja) | ||
| JPS6316339U (ja) | ||
| JPH0325943U (ja) | ||
| JPS61168434U (ja) | ||
| JPS63143950U (ja) | ||
| JPH0317837U (ja) | ||
| JPS63143949U (ja) | ||
| JPS6452062U (ja) |