JPH0675780A - 割込み制御装置 - Google Patents

割込み制御装置

Info

Publication number
JPH0675780A
JPH0675780A JP10715792A JP10715792A JPH0675780A JP H0675780 A JPH0675780 A JP H0675780A JP 10715792 A JP10715792 A JP 10715792A JP 10715792 A JP10715792 A JP 10715792A JP H0675780 A JPH0675780 A JP H0675780A
Authority
JP
Japan
Prior art keywords
interrupt
request
interrupt request
period
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10715792A
Other languages
English (en)
Inventor
良一 ▲高▼松
Ryoichi Takamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10715792A priority Critical patent/JPH0675780A/ja
Publication of JPH0675780A publication Critical patent/JPH0675780A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】CPUの割込み制御に対する負担を軽減しシス
テム性能の向上をはかる。 【構成】割込み処理ウィンドウ期間及び未処理期間を設
定するタイムベース・カウンタ5を設ける。割込みサー
ビス決定部4にモード制御レジスタ42を設け、割込み
処理ウィンドウ期間にこのモード制御レジスタ42の内
容に応じて割込み要求に順位付けを行いキューバッファ
回路6に保持させる。割込み制御部7は、割込み処理ウ
ィンドウ期間にはCPUへの割込み要求を禁止し、未処
理期間に、キューバッファ回路6から順位付けされた割
込み要求の情報を受け付けCPUへ割込み要求を送出す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は割込み制御装置に関し、
特に複数の外部事象(割込み要求)を取り込みそのサー
ビスをCPUに行わせる割込み制御装置に関する。
【0002】
【従来の技術】従来のこの種の割込み制御装置の一例を
図3に示す。
【0003】割込み要求受信部1は、複数の事象取り込
み入力端からの各割込み要求信号IRQ1〜IRQnの
レベルをそれぞれ対応して保持する複数の割込み要求フ
ラグ11を備え、要求レベル(アクティブレベル)の割
込み要求信号と対応する割込み要求フラグをセット状態
にする。
【0004】要求制御部2は、各割込み要求信号IRQ
1〜IRQnとそれぞれ対応して設けられかつ外部(例
えばCPU)よりプログラマブルに制御可能な複数の要
求許可フラグ21を備えており、事象取り込み入力端か
ら入力される割込み要求信号IRQ1〜IRQnにより
CPUに割込み要求を発生させるか否かをこの要求許可
フラグ21に設定する。
【0005】割込み要求決定部3は、要求制御部2から
の各要求許可フラグ21のフラグ情報と割込み要求受信
部1からの対応する割込み要求フラグ11のフラグ情報
との論理積を取り、要求許可フラグ21が“1”にセッ
トされていてかつ割込み要求フラグ11がセット状態と
なっている事象の割込み要求のみを割込みサービス決定
部4aに伝達する。
【0006】割込みサービス決定部4aは、各割込み要
求信号IRQ1〜IRQnとそれぞれ対応して設けられ
外部より優先順位を指定可能な複数の優先順位設定レジ
スタ41を備え、割込み要求決定部3から送られてきた
決定情報の中から優先順位設定レジスタ41で指定され
た最も高いプライオリティの割込み要求の情報を出力す
る。
【0007】割込み制御部7aは、各割込み要求信号I
RQ1〜IRQnとそれぞれ対応しこれらを識別するた
めの識別データを保持する事象識別レジスタ71、及び
データバッファ2を備えており、割込みサービス決定部
4aからの割込み要求の情報を基に事象識別レジスタ7
1の識別データをサーチし、これをデータバッファ72
にセットする。そして割込み要求信号INTRQをCP
Uへ送出し、CPUから割込み許可信号INTAKが返
送されてくるとデータバッファ72の識別データをCP
Uへ送出する。CPUはこの識別データに基いて割込み
処理を実行する。
【0008】この従来の割込み制御装置では、常に事象
取込み入力端の変化に応じて割込みサービスをCPUに
対し要求するため、優先順位の低い事象(割込み要求)
がより高い事象(割込み要求)より速く入力された場
合、低い事象の割込みサービスがCPUにより実行さ
れ、引き続き高い事象の割込みサービス要求により、C
PUは低い事象の割込みサービスを中断して高い事象の
割込みサービスを実行することになる。
【0009】このため、一定時間ごとに外部事象(割込
み要求)に対するサービスをしようとしると、CPU自
身が割込み要求の受付け許可及び禁止をソフトウェアタ
イマなどによりコントロールするか、割込み制御装置の
要求許可フラグ2をすべて禁止状態にして割込み要求フ
ラグ11をポーリングするしかなかった。
【0010】
【発明が解決しようとする課題】この従来の割込み制御
装置では、常に事象取込み入力端の変化に応じて割込み
サービスをCPUに対し要求するため、一定時間ごとに
外部事象(割込み要求)に対するサービスをしようとす
ると、CPU自身が割込み要求の受付け許可及び禁止の
制御をソフトウェアによって行うか、要求許可フラグ2
1を全て禁止状態として割込み要求フラグ11をポーリ
ングする必要があるので、その分CPUに負荷がかか
り、システム性能を低下させるという問題点があった。
【0011】本発明の目的は、CPUの負荷を軽減しシ
ステム性能を向上させることができる割込み制御装置を
提供することにある。
【0012】
【課題を解決するための手段】本発明の割込み制御装置
は、複数の割込み要求信号のレベルをそれぞれ対応して
保持し出力する複数の割込み要求フラグを備えた割込み
要求受信部と、前記各割込み要求信号とそれぞれ対応し
て設けられ外部より設定可能な複数の要求許可フラグを
備えた要求制御部と、前記各割込み要求フラグの内容と
対応する前記要求許可フラグの内容との論理積がアクテ
ィブである割込み要求信号の情報を出力する割込み要求
決定部と、前記各割込み要求信号とそれぞれ対応して設
けられこれら各割込み要求信号に対する優先順位を指定
するための優先順位情報を保持する複数の優先順位設定
レジスタを備え前記割込み要求決定部から複数の割込み
要求信号の情報が伝達されたときはこの優先順位設定レ
ジスタの内容に従って最高の優先順位の割込み要求信号
の情報を出力する割込みサービス決定部と、この割込み
サービス決定部からの割込み要求信号の情報に基いてC
PUに対して割込み要求を行うと共に所定のデータを伝
達する割込み制御部とを有する割込み制御装置におい
て、外部より設定可能な第1及び第2の期間の指定,設
定するためのタイムベース信号を発生するタイムベース
・カウンタを設け、前記割込みサービス決定部に外部よ
りプライオリティベース・モード及び要求順モードのう
ちの一方を設定するためのモード制御レージスタを設
け、この割込みサービス決定部を、前記タイムベース信
号が第1の期間を指定しているときは前記割込み要求決
定部からの割込み要求信号の情報を、前記モード制御レ
ジスタの設定用内容がプライオリティベース・モードな
らば前記優先順位設定レジスタの内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
前記タイムベース信号が第2の期間を指定しているとき
は前記割込み要求決定部からの割込み要求信号の情報を
保留する回路とし、前記割込みサービス決定部で順位付
けされた割込み要求信号の情報を保持するキューバッフ
ァ回路を設け、前記割込み制御部を、前記タイムベース
信号が第1の期間を指定しているときは前記CPUに対
する割込み要求を禁止し第2の期間を指定しているとき
は前記キューバッファ回路からの割込み要求信号の情報
を順位付けされた順で受け付ける回路として構成され
る。
【0013】また、割込み制御部を常にタイムベース信
号が第1の期間を指定しているときと同一の回路とし、
要求制御部を、タイムベース信号が第1の期間を指定し
ているときは活性化し、第2の期間を指定しているとき
は全要求許可フラグをインアクティブレベルのリセット
状態とする回路として構成される。
【0014】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0015】図1は本発明の第1の実施例を示すブロッ
ク図である。
【0016】この実施例が図3に示された従来の割込み
制御装置と相違する点は、外部(CPU)より設定可能
な第1及び第2の期間、すなわち割込み処理ウィンドウ
期間及び未処理期間を指定,設定するためのタイムベー
ス信号TBSを発生するタイムベース・カウンタ5を設
け、割込みサービス決定部4に外部よりプライオリティ
ベース・モード及び要求順モードのうちの一方を設定す
るためのモード制御レジスタ42を設け、この割込みサ
ービス決定部4を、タイムベース信号TBSが割込み処
理ウィンドウ期間を指定しているときは割込み要求決定
部3からの割込み要求信号の情報を、モード制御レジス
タ42の設定用内容がプライオリティベース・モードな
らば優先順位設定レジスタ41の内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
タイムベース信号TBSが未処理期間を指定していると
きは割込み要求決定部3からの割込み要求信号の情報を
保留する回路とし、割込みサービス決定部4で順位付け
された割込み要求信号の情報を保持するキューバッファ
回路6を設け、割込み制御部7を、タイムベース信号T
BSが割込み処理ウィンドウ期間を指定しているときは
CPUに対する割込み要求(INTRQ)を禁止し未処
理期間を指定しているときはキューバッファ回路6から
の割込み要求信号の情報を順位付けされた順で受け付け
る回路とした点にある。
【0017】CPUは通常、割込み要求信号INTRQ
を受け付けると割込みアクノーリッヂ・サイクルに入
り、割込みアクノーリッヂ・サイクルが開始されたこと
を示すための割込み許可信号INTAKを返送してく
る。割込み制御部7は、割込み許可信号INTAKを受
け取ると、データバッファ72の識別データをCPUに
送出し、次の事象のサービスを開始する準備を行うため
に、キューバッファ回路6より次の割込み要求信号の情
報を受け取る作業に入り、割込み要求がなかったことを
示すNULLデータが検出されるか、またはタイムベー
ス信号TBSが割込み処理ウィンドウ期間を指定するま
でくりかえす。
【0018】このような構成とすることにより、CPU
が割込み要求を受け取って、自ら優先順位を決定したり
割込み処理時間を制御する必要がなく、事前に割込み処
理時間及び優先順位を指定することで割込み制御装置に
おいてこれを制御することができるので、CPUの割込
みアクノーリッヂ・サイクルが不規則に動作することが
なくなり、またCPUの割込みサービス期間も特定で
き、従ってCPUの処理を円滑かつ効率よく進行させる
ことができ、CPUの負荷を軽減しシステム性能を向上
させることができる。
【0019】図2は本発明の第2の実施例を示すブロッ
ク図である。
【0020】この実施例は、割込み制御部7aを常にタ
イムベース信号TBSが割込み処理ウィンドウ期間を指
定しているときと同一の回路として、要求制御部2a
を、タイムベース信号TBSが割込み処理ウィンドウ期
間を指定しているときは活性化し、未処理期間を指定し
ているときは全要求許可フラグ21をインアクティブレ
ベルのリッセト状態(すなわちすべての割込み要求を許
可しない状態)とする回路としたものである。
【0021】この実施例の効果も第1の実施例と同様で
ある。
【0022】
【発明の効果】以上説明したように本発明は、タイムベ
ース・カウンタにより割込みウィンドウ期間及び未処理
期間を設定し、割込み処理ウィンドウ期間には割込み制
御部によるCPUへの割込み要求を禁止しかつこの期間
に割込みサービス決定部で割込みサービスの順位付けを
行ってその情報をキューバッファ回路に保持させ、未処
理期間に、バッファ回路に保持され順位付けされている
情報に基ずいて割込み制御部によるCPUへの割込み要
求を行う構成とすることにより、CPUによる割込み制
御部の負担を軽減することができ、システム性能を向上
させることができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】本発明の第2の実施例を示すブロック図であ
る。
【図3】従来の割込み制御装置の一例を示すブロック図
である。
【符号の説明】
1 割込み要求受信部 2,2a 要求制御部 3 割込み要求決定部 4,4a 割込みサービス決定部 5 タイムベース・カウンタ 6 キューバッファ回路 7,7a 割込み制御部 11 割込み要求フラグ 21 要求許可フラグ 41 優先順位設定レジスタ 42 モード制御レジスタ 71 事象識別レジスタ 72 データバッファ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の割込み要求信号のレベルをそれぞ
    れ対応して保持し出力する複数の割込み要求フラグを備
    えた割込み要求受信部と、前記各割込み要求信号とそれ
    ぞれ対応して設けられ外部より設定可能な複数の要求許
    可フラグを備えた要求制御部と、前記各割込み要求フラ
    グの内容と対応する前記要求許可フラグの内容との論理
    積がアクティブである割込み要求信号の情報を出力する
    割込み要求決定部と、前記各割込み要求信号とそれぞれ
    対応して設けられこれら各割込み要求信号に対する優先
    順位を指定するための優先順位情報を保持する複数の優
    先順位設定レジスタを備え前記割込み要求決定部から複
    数の割込み要求信号の情報が伝達されたときはこの優先
    順位設定レジスタの内容に従って最高の優先順位の割込
    み要求信号の情報を出力する割込みサービス決定部と、
    この割込みサービス決定部からの割込み要求信号の情報
    に基いてCPUに対して割込み要求を行うと共に所定の
    データを伝達する割込み制御部とを有する割込み制御装
    置において、外部より設定可能な第1及び第2の期間の
    指定,設定するためのタイムベース信号を発生するタイ
    ムベース・カウンタを設け、前記割込みサービス決定部
    に外部よりプライオリティベース・モード及び要求順モ
    ードのうちの一方を設定するためのモード制御レジスタ
    を設け、この割込みサービス決定部を、前記タイムベー
    ス信号が第1の期間を指定しているときは前記割込み要
    求決定部からの割込み要求信号の情報を、前記モード制
    御レジスタの設定用内容がプライオリティベース・モー
    ドならば前記優先順位設定レジスタの内容に従って順位
    付けをして出力し要求順モードならばその要求順で出力
    し、前記タイムベース信号が第2の期間を指定している
    ときは前記割込み要求決定部からの割込み要求信号の情
    報を保留する回路とし、前記割込みサービス決定部で順
    位付けされた割込み要求信号の情報を保持するキューバ
    ッファ回路を設け、前記割込み制御部を、前記タイムベ
    ース信号が第1の期間を指定しているときは前記CPU
    に対する割込み要求を禁止し第2の期間を指定している
    ときは前記キューバッファ回路からの割込み要求信号の
    情報を順位付けされた順で受け付ける回路としたことを
    特徴とする割込み制御装置。
  2. 【請求項2】 割込み制御部を常にタイムベース信号が
    第1の期間を指定しているときと同一の回路とし、要求
    制御部を、タイムベース信号が第1の期間を指定してい
    るときは活性化し、第2の期間を指定しているときは全
    要求許可フラグをインアクティブレベルのリセット状態
    とする回路とした請求項1記載の割込み制御装置。
JP10715792A 1992-04-27 1992-04-27 割込み制御装置 Withdrawn JPH0675780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10715792A JPH0675780A (ja) 1992-04-27 1992-04-27 割込み制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10715792A JPH0675780A (ja) 1992-04-27 1992-04-27 割込み制御装置

Publications (1)

Publication Number Publication Date
JPH0675780A true JPH0675780A (ja) 1994-03-18

Family

ID=14451948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10715792A Withdrawn JPH0675780A (ja) 1992-04-27 1992-04-27 割込み制御装置

Country Status (1)

Country Link
JP (1) JPH0675780A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
CN111506531A (zh) * 2020-03-27 2020-08-07 上海赛昉科技有限公司 一种easy-master微码模块及其配置方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
CN111506531A (zh) * 2020-03-27 2020-08-07 上海赛昉科技有限公司 一种easy-master微码模块及其配置方法

Similar Documents

Publication Publication Date Title
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
US5708814A (en) Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
JPH0534699B2 (ja)
JPH0454255B2 (ja)
US5544333A (en) System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment
JPH0675780A (ja) 割込み制御装置
JP3105554B2 (ja) 割込みコントローラ
KR100451722B1 (ko) 직접 메모리 액세스 제어 장치
JPH10149311A (ja) メモリ制御装置
JP2000089971A (ja) 割込み順位制御方法及び割込み順位制御装置
JP2837698B2 (ja) ダイレクト・メモリ・アクセス制御装置
JPS6356737B2 (ja)
JPH0749822A (ja) データ処理システムの負荷分散方法
JP2004220309A (ja) マルチプロセッサシステム
JPS60183659A (ja) 情報転送制御方式
JPH10289193A (ja) メモリアクセス制御装置およびメモリアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP2842639B2 (ja) データ転送方式
JPH09134294A (ja) 割り込み制御回路
JP3211738B2 (ja) データ転送装置及びデータ転送方法
JPH0660017A (ja) 競合回路
JPH1011405A (ja) メモリアクセス競合制御システム
JP2000259548A (ja) Dmaバス転送方式
JPH0869382A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706