JPH0675780A - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JPH0675780A JPH0675780A JP10715792A JP10715792A JPH0675780A JP H0675780 A JPH0675780 A JP H0675780A JP 10715792 A JP10715792 A JP 10715792A JP 10715792 A JP10715792 A JP 10715792A JP H0675780 A JPH0675780 A JP H0675780A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- request
- interrupt request
- period
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵの割込み制御に対する負担を軽減しシス
テム性能の向上をはかる。 【構成】割込み処理ウィンドウ期間及び未処理期間を設
定するタイムベース・カウンタ５を設ける。割込みサー
ビス決定部４にモード制御レジスタ４２を設け、割込み
処理ウィンドウ期間にこのモード制御レジスタ４２の内
容に応じて割込み要求に順位付けを行いキューバッファ
回路６に保持させる。割込み制御部７は、割込み処理ウ
ィンドウ期間にはＣＰＵへの割込み要求を禁止し、未処
理期間に、キューバッファ回路６から順位付けされた割
込み要求の情報を受け付けＣＰＵへ割込み要求を送出す
る。
テム性能の向上をはかる。 【構成】割込み処理ウィンドウ期間及び未処理期間を設
定するタイムベース・カウンタ５を設ける。割込みサー
ビス決定部４にモード制御レジスタ４２を設け、割込み
処理ウィンドウ期間にこのモード制御レジスタ４２の内
容に応じて割込み要求に順位付けを行いキューバッファ
回路６に保持させる。割込み制御部７は、割込み処理ウ
ィンドウ期間にはＣＰＵへの割込み要求を禁止し、未処
理期間に、キューバッファ回路６から順位付けされた割
込み要求の情報を受け付けＣＰＵへ割込み要求を送出す
る。
Description
【０００１】
【産業上の利用分野】本発明は割込み制御装置に関し、
特に複数の外部事象（割込み要求）を取り込みそのサー
ビスをＣＰＵに行わせる割込み制御装置に関する。
特に複数の外部事象（割込み要求）を取り込みそのサー
ビスをＣＰＵに行わせる割込み制御装置に関する。
【０００２】
【従来の技術】従来のこの種の割込み制御装置の一例を
図３に示す。
図３に示す。
【０００３】割込み要求受信部１は、複数の事象取り込
み入力端からの各割込み要求信号ＩＲＱ１〜ＩＲＱｎの
レベルをそれぞれ対応して保持する複数の割込み要求フ
ラグ１１を備え、要求レベル（アクティブレベル）の割
込み要求信号と対応する割込み要求フラグをセット状態
にする。
み入力端からの各割込み要求信号ＩＲＱ１〜ＩＲＱｎの
レベルをそれぞれ対応して保持する複数の割込み要求フ
ラグ１１を備え、要求レベル（アクティブレベル）の割
込み要求信号と対応する割込み要求フラグをセット状態
にする。
【０００４】要求制御部２は、各割込み要求信号ＩＲＱ
１〜ＩＲＱｎとそれぞれ対応して設けられかつ外部（例
えばＣＰＵ）よりプログラマブルに制御可能な複数の要
求許可フラグ２１を備えており、事象取り込み入力端か
ら入力される割込み要求信号ＩＲＱ１〜ＩＲＱｎにより
ＣＰＵに割込み要求を発生させるか否かをこの要求許可
フラグ２１に設定する。
１〜ＩＲＱｎとそれぞれ対応して設けられかつ外部（例
えばＣＰＵ）よりプログラマブルに制御可能な複数の要
求許可フラグ２１を備えており、事象取り込み入力端か
ら入力される割込み要求信号ＩＲＱ１〜ＩＲＱｎにより
ＣＰＵに割込み要求を発生させるか否かをこの要求許可
フラグ２１に設定する。
【０００５】割込み要求決定部３は、要求制御部２から
の各要求許可フラグ２１のフラグ情報と割込み要求受信
部１からの対応する割込み要求フラグ１１のフラグ情報
との論理積を取り、要求許可フラグ２１が“１”にセッ
トされていてかつ割込み要求フラグ１１がセット状態と
なっている事象の割込み要求のみを割込みサービス決定
部４ａに伝達する。
の各要求許可フラグ２１のフラグ情報と割込み要求受信
部１からの対応する割込み要求フラグ１１のフラグ情報
との論理積を取り、要求許可フラグ２１が“１”にセッ
トされていてかつ割込み要求フラグ１１がセット状態と
なっている事象の割込み要求のみを割込みサービス決定
部４ａに伝達する。
【０００６】割込みサービス決定部４ａは、各割込み要
求信号ＩＲＱ１〜ＩＲＱｎとそれぞれ対応して設けられ
外部より優先順位を指定可能な複数の優先順位設定レジ
スタ４１を備え、割込み要求決定部３から送られてきた
決定情報の中から優先順位設定レジスタ４１で指定され
た最も高いプライオリティの割込み要求の情報を出力す
る。
求信号ＩＲＱ１〜ＩＲＱｎとそれぞれ対応して設けられ
外部より優先順位を指定可能な複数の優先順位設定レジ
スタ４１を備え、割込み要求決定部３から送られてきた
決定情報の中から優先順位設定レジスタ４１で指定され
た最も高いプライオリティの割込み要求の情報を出力す
る。
【０００７】割込み制御部７ａは、各割込み要求信号Ｉ
ＲＱ１〜ＩＲＱｎとそれぞれ対応しこれらを識別するた
めの識別データを保持する事象識別レジスタ７１、及び
データバッファ２を備えており、割込みサービス決定部
４ａからの割込み要求の情報を基に事象識別レジスタ７
１の識別データをサーチし、これをデータバッファ７２
にセットする。そして割込み要求信号ＩＮＴＲＱをＣＰ
Ｕへ送出し、ＣＰＵから割込み許可信号ＩＮＴＡＫが返
送されてくるとデータバッファ７２の識別データをＣＰ
Ｕへ送出する。ＣＰＵはこの識別データに基いて割込み
処理を実行する。
ＲＱ１〜ＩＲＱｎとそれぞれ対応しこれらを識別するた
めの識別データを保持する事象識別レジスタ７１、及び
データバッファ２を備えており、割込みサービス決定部
４ａからの割込み要求の情報を基に事象識別レジスタ７
１の識別データをサーチし、これをデータバッファ７２
にセットする。そして割込み要求信号ＩＮＴＲＱをＣＰ
Ｕへ送出し、ＣＰＵから割込み許可信号ＩＮＴＡＫが返
送されてくるとデータバッファ７２の識別データをＣＰ
Ｕへ送出する。ＣＰＵはこの識別データに基いて割込み
処理を実行する。
【０００８】この従来の割込み制御装置では、常に事象
取込み入力端の変化に応じて割込みサービスをＣＰＵに
対し要求するため、優先順位の低い事象（割込み要求）
がより高い事象（割込み要求）より速く入力された場
合、低い事象の割込みサービスがＣＰＵにより実行さ
れ、引き続き高い事象の割込みサービス要求により、Ｃ
ＰＵは低い事象の割込みサービスを中断して高い事象の
割込みサービスを実行することになる。
取込み入力端の変化に応じて割込みサービスをＣＰＵに
対し要求するため、優先順位の低い事象（割込み要求）
がより高い事象（割込み要求）より速く入力された場
合、低い事象の割込みサービスがＣＰＵにより実行さ
れ、引き続き高い事象の割込みサービス要求により、Ｃ
ＰＵは低い事象の割込みサービスを中断して高い事象の
割込みサービスを実行することになる。
【０００９】このため、一定時間ごとに外部事象（割込
み要求）に対するサービスをしようとしると、ＣＰＵ自
身が割込み要求の受付け許可及び禁止をソフトウェアタ
イマなどによりコントロールするか、割込み制御装置の
要求許可フラグ２をすべて禁止状態にして割込み要求フ
ラグ１１をポーリングするしかなかった。
み要求）に対するサービスをしようとしると、ＣＰＵ自
身が割込み要求の受付け許可及び禁止をソフトウェアタ
イマなどによりコントロールするか、割込み制御装置の
要求許可フラグ２をすべて禁止状態にして割込み要求フ
ラグ１１をポーリングするしかなかった。
【００１０】
【発明が解決しようとする課題】この従来の割込み制御
装置では、常に事象取込み入力端の変化に応じて割込み
サービスをＣＰＵに対し要求するため、一定時間ごとに
外部事象（割込み要求）に対するサービスをしようとす
ると、ＣＰＵ自身が割込み要求の受付け許可及び禁止の
制御をソフトウェアによって行うか、要求許可フラグ２
１を全て禁止状態として割込み要求フラグ１１をポーリ
ングする必要があるので、その分ＣＰＵに負荷がかか
り、システム性能を低下させるという問題点があった。
装置では、常に事象取込み入力端の変化に応じて割込み
サービスをＣＰＵに対し要求するため、一定時間ごとに
外部事象（割込み要求）に対するサービスをしようとす
ると、ＣＰＵ自身が割込み要求の受付け許可及び禁止の
制御をソフトウェアによって行うか、要求許可フラグ２
１を全て禁止状態として割込み要求フラグ１１をポーリ
ングする必要があるので、その分ＣＰＵに負荷がかか
り、システム性能を低下させるという問題点があった。
【００１１】本発明の目的は、ＣＰＵの負荷を軽減しシ
ステム性能を向上させることができる割込み制御装置を
提供することにある。
ステム性能を向上させることができる割込み制御装置を
提供することにある。
【００１２】
【課題を解決するための手段】本発明の割込み制御装置
は、複数の割込み要求信号のレベルをそれぞれ対応して
保持し出力する複数の割込み要求フラグを備えた割込み
要求受信部と、前記各割込み要求信号とそれぞれ対応し
て設けられ外部より設定可能な複数の要求許可フラグを
備えた要求制御部と、前記各割込み要求フラグの内容と
対応する前記要求許可フラグの内容との論理積がアクテ
ィブである割込み要求信号の情報を出力する割込み要求
決定部と、前記各割込み要求信号とそれぞれ対応して設
けられこれら各割込み要求信号に対する優先順位を指定
するための優先順位情報を保持する複数の優先順位設定
レジスタを備え前記割込み要求決定部から複数の割込み
要求信号の情報が伝達されたときはこの優先順位設定レ
ジスタの内容に従って最高の優先順位の割込み要求信号
の情報を出力する割込みサービス決定部と、この割込み
サービス決定部からの割込み要求信号の情報に基いてＣ
ＰＵに対して割込み要求を行うと共に所定のデータを伝
達する割込み制御部とを有する割込み制御装置におい
て、外部より設定可能な第１及び第２の期間の指定，設
定するためのタイムベース信号を発生するタイムベース
・カウンタを設け、前記割込みサービス決定部に外部よ
りプライオリティベース・モード及び要求順モードのう
ちの一方を設定するためのモード制御レージスタを設
け、この割込みサービス決定部を、前記タイムベース信
号が第１の期間を指定しているときは前記割込み要求決
定部からの割込み要求信号の情報を、前記モード制御レ
ジスタの設定用内容がプライオリティベース・モードな
らば前記優先順位設定レジスタの内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
前記タイムベース信号が第２の期間を指定しているとき
は前記割込み要求決定部からの割込み要求信号の情報を
保留する回路とし、前記割込みサービス決定部で順位付
けされた割込み要求信号の情報を保持するキューバッフ
ァ回路を設け、前記割込み制御部を、前記タイムベース
信号が第１の期間を指定しているときは前記ＣＰＵに対
する割込み要求を禁止し第２の期間を指定しているとき
は前記キューバッファ回路からの割込み要求信号の情報
を順位付けされた順で受け付ける回路として構成され
る。
は、複数の割込み要求信号のレベルをそれぞれ対応して
保持し出力する複数の割込み要求フラグを備えた割込み
要求受信部と、前記各割込み要求信号とそれぞれ対応し
て設けられ外部より設定可能な複数の要求許可フラグを
備えた要求制御部と、前記各割込み要求フラグの内容と
対応する前記要求許可フラグの内容との論理積がアクテ
ィブである割込み要求信号の情報を出力する割込み要求
決定部と、前記各割込み要求信号とそれぞれ対応して設
けられこれら各割込み要求信号に対する優先順位を指定
するための優先順位情報を保持する複数の優先順位設定
レジスタを備え前記割込み要求決定部から複数の割込み
要求信号の情報が伝達されたときはこの優先順位設定レ
ジスタの内容に従って最高の優先順位の割込み要求信号
の情報を出力する割込みサービス決定部と、この割込み
サービス決定部からの割込み要求信号の情報に基いてＣ
ＰＵに対して割込み要求を行うと共に所定のデータを伝
達する割込み制御部とを有する割込み制御装置におい
て、外部より設定可能な第１及び第２の期間の指定，設
定するためのタイムベース信号を発生するタイムベース
・カウンタを設け、前記割込みサービス決定部に外部よ
りプライオリティベース・モード及び要求順モードのう
ちの一方を設定するためのモード制御レージスタを設
け、この割込みサービス決定部を、前記タイムベース信
号が第１の期間を指定しているときは前記割込み要求決
定部からの割込み要求信号の情報を、前記モード制御レ
ジスタの設定用内容がプライオリティベース・モードな
らば前記優先順位設定レジスタの内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
前記タイムベース信号が第２の期間を指定しているとき
は前記割込み要求決定部からの割込み要求信号の情報を
保留する回路とし、前記割込みサービス決定部で順位付
けされた割込み要求信号の情報を保持するキューバッフ
ァ回路を設け、前記割込み制御部を、前記タイムベース
信号が第１の期間を指定しているときは前記ＣＰＵに対
する割込み要求を禁止し第２の期間を指定しているとき
は前記キューバッファ回路からの割込み要求信号の情報
を順位付けされた順で受け付ける回路として構成され
る。
【００１３】また、割込み制御部を常にタイムベース信
号が第１の期間を指定しているときと同一の回路とし、
要求制御部を、タイムベース信号が第１の期間を指定し
ているときは活性化し、第２の期間を指定しているとき
は全要求許可フラグをインアクティブレベルのリセット
状態とする回路として構成される。
号が第１の期間を指定しているときと同一の回路とし、
要求制御部を、タイムベース信号が第１の期間を指定し
ているときは活性化し、第２の期間を指定しているとき
は全要求許可フラグをインアクティブレベルのリセット
状態とする回路として構成される。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１５】図１は本発明の第１の実施例を示すブロッ
ク図である。
ク図である。
【００１６】この実施例が図３に示された従来の割込み
制御装置と相違する点は、外部（ＣＰＵ）より設定可能
な第１及び第２の期間、すなわち割込み処理ウィンドウ
期間及び未処理期間を指定，設定するためのタイムベー
ス信号ＴＢＳを発生するタイムベース・カウンタ５を設
け、割込みサービス決定部４に外部よりプライオリティ
ベース・モード及び要求順モードのうちの一方を設定す
るためのモード制御レジスタ４２を設け、この割込みサ
ービス決定部４を、タイムベース信号ＴＢＳが割込み処
理ウィンドウ期間を指定しているときは割込み要求決定
部３からの割込み要求信号の情報を、モード制御レジス
タ４２の設定用内容がプライオリティベース・モードな
らば優先順位設定レジスタ４１の内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
タイムベース信号ＴＢＳが未処理期間を指定していると
きは割込み要求決定部３からの割込み要求信号の情報を
保留する回路とし、割込みサービス決定部４で順位付け
された割込み要求信号の情報を保持するキューバッファ
回路６を設け、割込み制御部７を、タイムベース信号Ｔ
ＢＳが割込み処理ウィンドウ期間を指定しているときは
ＣＰＵに対する割込み要求（ＩＮＴＲＱ）を禁止し未処
理期間を指定しているときはキューバッファ回路６から
の割込み要求信号の情報を順位付けされた順で受け付け
る回路とした点にある。
制御装置と相違する点は、外部（ＣＰＵ）より設定可能
な第１及び第２の期間、すなわち割込み処理ウィンドウ
期間及び未処理期間を指定，設定するためのタイムベー
ス信号ＴＢＳを発生するタイムベース・カウンタ５を設
け、割込みサービス決定部４に外部よりプライオリティ
ベース・モード及び要求順モードのうちの一方を設定す
るためのモード制御レジスタ４２を設け、この割込みサ
ービス決定部４を、タイムベース信号ＴＢＳが割込み処
理ウィンドウ期間を指定しているときは割込み要求決定
部３からの割込み要求信号の情報を、モード制御レジス
タ４２の設定用内容がプライオリティベース・モードな
らば優先順位設定レジスタ４１の内容に従って順位付け
をして出力し要求順モードならばその要求順で出力し、
タイムベース信号ＴＢＳが未処理期間を指定していると
きは割込み要求決定部３からの割込み要求信号の情報を
保留する回路とし、割込みサービス決定部４で順位付け
された割込み要求信号の情報を保持するキューバッファ
回路６を設け、割込み制御部７を、タイムベース信号Ｔ
ＢＳが割込み処理ウィンドウ期間を指定しているときは
ＣＰＵに対する割込み要求（ＩＮＴＲＱ）を禁止し未処
理期間を指定しているときはキューバッファ回路６から
の割込み要求信号の情報を順位付けされた順で受け付け
る回路とした点にある。
【００１７】ＣＰＵは通常、割込み要求信号ＩＮＴＲＱ
を受け付けると割込みアクノーリッヂ・サイクルに入
り、割込みアクノーリッヂ・サイクルが開始されたこと
を示すための割込み許可信号ＩＮＴＡＫを返送してく
る。割込み制御部７は、割込み許可信号ＩＮＴＡＫを受
け取ると、データバッファ７２の識別データをＣＰＵに
送出し、次の事象のサービスを開始する準備を行うため
に、キューバッファ回路６より次の割込み要求信号の情
報を受け取る作業に入り、割込み要求がなかったことを
示すＮＵＬＬデータが検出されるか、またはタイムベー
ス信号ＴＢＳが割込み処理ウィンドウ期間を指定するま
でくりかえす。
を受け付けると割込みアクノーリッヂ・サイクルに入
り、割込みアクノーリッヂ・サイクルが開始されたこと
を示すための割込み許可信号ＩＮＴＡＫを返送してく
る。割込み制御部７は、割込み許可信号ＩＮＴＡＫを受
け取ると、データバッファ７２の識別データをＣＰＵに
送出し、次の事象のサービスを開始する準備を行うため
に、キューバッファ回路６より次の割込み要求信号の情
報を受け取る作業に入り、割込み要求がなかったことを
示すＮＵＬＬデータが検出されるか、またはタイムベー
ス信号ＴＢＳが割込み処理ウィンドウ期間を指定するま
でくりかえす。
【００１８】このような構成とすることにより、ＣＰＵ
が割込み要求を受け取って、自ら優先順位を決定したり
割込み処理時間を制御する必要がなく、事前に割込み処
理時間及び優先順位を指定することで割込み制御装置に
おいてこれを制御することができるので、ＣＰＵの割込
みアクノーリッヂ・サイクルが不規則に動作することが
なくなり、またＣＰＵの割込みサービス期間も特定で
き、従ってＣＰＵの処理を円滑かつ効率よく進行させる
ことができ、ＣＰＵの負荷を軽減しシステム性能を向上
させることができる。
が割込み要求を受け取って、自ら優先順位を決定したり
割込み処理時間を制御する必要がなく、事前に割込み処
理時間及び優先順位を指定することで割込み制御装置に
おいてこれを制御することができるので、ＣＰＵの割込
みアクノーリッヂ・サイクルが不規則に動作することが
なくなり、またＣＰＵの割込みサービス期間も特定で
き、従ってＣＰＵの処理を円滑かつ効率よく進行させる
ことができ、ＣＰＵの負荷を軽減しシステム性能を向上
させることができる。
【００１９】図２は本発明の第２の実施例を示すブロッ
ク図である。
ク図である。
【００２０】この実施例は、割込み制御部７ａを常にタ
イムベース信号ＴＢＳが割込み処理ウィンドウ期間を指
定しているときと同一の回路として、要求制御部２ａ
を、タイムベース信号ＴＢＳが割込み処理ウィンドウ期
間を指定しているときは活性化し、未処理期間を指定し
ているときは全要求許可フラグ２１をインアクティブレ
ベルのリッセト状態（すなわちすべての割込み要求を許
可しない状態）とする回路としたものである。
イムベース信号ＴＢＳが割込み処理ウィンドウ期間を指
定しているときと同一の回路として、要求制御部２ａ
を、タイムベース信号ＴＢＳが割込み処理ウィンドウ期
間を指定しているときは活性化し、未処理期間を指定し
ているときは全要求許可フラグ２１をインアクティブレ
ベルのリッセト状態（すなわちすべての割込み要求を許
可しない状態）とする回路としたものである。
【００２１】この実施例の効果も第１の実施例と同様で
ある。
ある。
【００２２】
【発明の効果】以上説明したように本発明は、タイムベ
ース・カウンタにより割込みウィンドウ期間及び未処理
期間を設定し、割込み処理ウィンドウ期間には割込み制
御部によるＣＰＵへの割込み要求を禁止しかつこの期間
に割込みサービス決定部で割込みサービスの順位付けを
行ってその情報をキューバッファ回路に保持させ、未処
理期間に、バッファ回路に保持され順位付けされている
情報に基ずいて割込み制御部によるＣＰＵへの割込み要
求を行う構成とすることにより、ＣＰＵによる割込み制
御部の負担を軽減することができ、システム性能を向上
させることができる効果がある。
ース・カウンタにより割込みウィンドウ期間及び未処理
期間を設定し、割込み処理ウィンドウ期間には割込み制
御部によるＣＰＵへの割込み要求を禁止しかつこの期間
に割込みサービス決定部で割込みサービスの順位付けを
行ってその情報をキューバッファ回路に保持させ、未処
理期間に、バッファ回路に保持され順位付けされている
情報に基ずいて割込み制御部によるＣＰＵへの割込み要
求を行う構成とすることにより、ＣＰＵによる割込み制
御部の負担を軽減することができ、システム性能を向上
させることができる効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来の割込み制御装置の一例を示すブロック図
である。
である。
１ 割込み要求受信部 ２，２ａ 要求制御部 ３ 割込み要求決定部 ４，４ａ 割込みサービス決定部 ５ タイムベース・カウンタ ６ キューバッファ回路 ７，７ａ 割込み制御部 １１ 割込み要求フラグ ２１ 要求許可フラグ ４１ 優先順位設定レジスタ ４２ モード制御レジスタ ７１ 事象識別レジスタ ７２ データバッファ
Claims (2)
- 【請求項１】 複数の割込み要求信号のレベルをそれぞ
れ対応して保持し出力する複数の割込み要求フラグを備
えた割込み要求受信部と、前記各割込み要求信号とそれ
ぞれ対応して設けられ外部より設定可能な複数の要求許
可フラグを備えた要求制御部と、前記各割込み要求フラ
グの内容と対応する前記要求許可フラグの内容との論理
積がアクティブである割込み要求信号の情報を出力する
割込み要求決定部と、前記各割込み要求信号とそれぞれ
対応して設けられこれら各割込み要求信号に対する優先
順位を指定するための優先順位情報を保持する複数の優
先順位設定レジスタを備え前記割込み要求決定部から複
数の割込み要求信号の情報が伝達されたときはこの優先
順位設定レジスタの内容に従って最高の優先順位の割込
み要求信号の情報を出力する割込みサービス決定部と、
この割込みサービス決定部からの割込み要求信号の情報
に基いてＣＰＵに対して割込み要求を行うと共に所定の
データを伝達する割込み制御部とを有する割込み制御装
置において、外部より設定可能な第１及び第２の期間の
指定，設定するためのタイムベース信号を発生するタイ
ムベース・カウンタを設け、前記割込みサービス決定部
に外部よりプライオリティベース・モード及び要求順モ
ードのうちの一方を設定するためのモード制御レジスタ
を設け、この割込みサービス決定部を、前記タイムベー
ス信号が第１の期間を指定しているときは前記割込み要
求決定部からの割込み要求信号の情報を、前記モード制
御レジスタの設定用内容がプライオリティベース・モー
ドならば前記優先順位設定レジスタの内容に従って順位
付けをして出力し要求順モードならばその要求順で出力
し、前記タイムベース信号が第２の期間を指定している
ときは前記割込み要求決定部からの割込み要求信号の情
報を保留する回路とし、前記割込みサービス決定部で順
位付けされた割込み要求信号の情報を保持するキューバ
ッファ回路を設け、前記割込み制御部を、前記タイムベ
ース信号が第１の期間を指定しているときは前記ＣＰＵ
に対する割込み要求を禁止し第２の期間を指定している
ときは前記キューバッファ回路からの割込み要求信号の
情報を順位付けされた順で受け付ける回路としたことを
特徴とする割込み制御装置。 - 【請求項２】 割込み制御部を常にタイムベース信号が
第１の期間を指定しているときと同一の回路とし、要求
制御部を、タイムベース信号が第１の期間を指定してい
るときは活性化し、第２の期間を指定しているときは全
要求許可フラグをインアクティブレベルのリセット状態
とする回路とした請求項１記載の割込み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10715792A JPH0675780A (ja) | 1992-04-27 | 1992-04-27 | 割込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10715792A JPH0675780A (ja) | 1992-04-27 | 1992-04-27 | 割込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675780A true JPH0675780A (ja) | 1994-03-18 |
Family
ID=14451948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10715792A Withdrawn JPH0675780A (ja) | 1992-04-27 | 1992-04-27 | 割込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8010726B2 (en) | 2003-07-07 | 2011-08-30 | Arm Limited | Data processing apparatus and method for handling interrupts |
| CN111506531A (zh) * | 2020-03-27 | 2020-08-07 | 上海赛昉科技有限公司 | 一种easy-master微码模块及其配置方法 |
-
1992
- 1992-04-27 JP JP10715792A patent/JPH0675780A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8010726B2 (en) | 2003-07-07 | 2011-08-30 | Arm Limited | Data processing apparatus and method for handling interrupts |
| CN111506531A (zh) * | 2020-03-27 | 2020-08-07 | 上海赛昉科技有限公司 | 一种easy-master微码模块及其配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701495A (en) | Scalable system interrupt structure for a multi-processing system | |
| US5708814A (en) | Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events | |
| US5542076A (en) | Method and apparatus for adaptive interrupt servicing in data processing system | |
| JPH0534699B2 (ja) | ||
| JPH0454255B2 (ja) | ||
| US5544333A (en) | System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment | |
| JPH0675780A (ja) | 割込み制御装置 | |
| JP3105554B2 (ja) | 割込みコントローラ | |
| KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS6356737B2 (ja) | ||
| JPH0749822A (ja) | データ処理システムの負荷分散方法 | |
| JPH0540725A (ja) | 入出力制御装置 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPH10289193A (ja) | メモリアクセス制御装置およびメモリアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPH09134294A (ja) | 割り込み制御回路 | |
| JP3211738B2 (ja) | データ転送装置及びデータ転送方法 | |
| JPH0660017A (ja) | 競合回路 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH02222059A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |