JPH0266660A - ファイルチャネル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 計算機の小型コンピュータシステムインタフェースを採
用したファイルチャネルを制御するファイルチャネル制
御方式に関し、 全チャネル制御用のシステムプロセッサの負荷を大幅に
軽減可能とすることを目的とし、システムプロセッサと
、シーケンサを有し小型コンピュータシステムインタフ
ェースを採用してファイルに接続されたファイルチャネ
ルとを備えた計算機で、シーケンサがシステムプロセッ
サから発行されたマクロコマンドを解析してこのマクロ
コマンドに従って小型コンピュータシステムインタフェ
ースを制御するファイルチャネル制御方式において、単
一のマクロコマンドで小型コンピュータシステムインタ
フェースＥ複数のフェーズ実行を可能とするマクロコマ
ンドを４種類用意し、シーケンサは前記４種類のマクロ
コマンドのうち所定の２種類のマクロコマンドの実行後
にのみシステムプロセッサに対して割込みを発生するよ
う構成する。

〔産業上の利用分野〕

本発明はファイルチャネル制御方式、特に計算機の小型
コンピュータシステムインタフェースを採用したファイ
ルチャネルを制御するファイルチャネル制御方式に関す
る。

〔従来の技術〕

第４図は、−膜内な計算機の一例を示す。同図中、５０
はシステムストレージ、５１はシステムプロセッサ、５
２は直接メモリ・アクセス・コントローラ（ＤＭＡＣ）
、５３はファイルチャネル、５４は通信チャネル、５５
はワークステーションチャネル、５６はディスク、５７
は表示装置、５８は入出力バス、５９はメインバス、６
０はＤＭＡバス、６１は小型コンピュータシステムイン
ターフェース（ＳＣ８Ｉ　）である。システムプロセッ
サ５１は、入出力バス５８に接続された全てのチャネル
５３〜５５を制御する。

ファイルチャネル５３は、例えば第５図に示す構成を有
する。同図中、７０は入出力バスコントローラ、７１は
ファイルチャネルコントローラ、７２はＤＭＡコントロ
ーラ、７３は５Ｃ８Ｉコントローラである。従来ファイ
ルチャネルコントローラ７１は、ワイアード・ロジック
で構成されておりブロヒッシング能力は持っていなかっ
た。このため、システムプロセッサ５１が直接ファイル
チャネル５３内のファイルチャネルコントローラ７１を
υ１１Ｈシており、システムプロセッサ５１の負荷が大
きく他のチャネルの制御が遅くなるという問題が生じて
いた。

そこで、この問題を解決するべくファイルチャネルコン
トローラ７１をシーケンサ（又はプロセッサ）で構成し
て、マイクロプログラムによる制御でインテリジェント
化することが考えられた。

この場合、インテリジェント化されたシーケンサにＳＣ
８Ｉコントローラ７３の制御の大部分を肩代わりさせる
ことにより、システムプロセッサ５１の負荷を軽減でき
る。このＩＩＪＩ１１方法の動作概要を説明すると、先
ずシステム１０セツサ５１がシーケンサに対して大まか
な動作を指示するマクロコマンドを発行する。次に、シ
ーケンサがシステムプロセッサ５１から発行されたマク
ロコマンドを解析し、このマクロコマンドに従って５Ｃ
８Ｉコントローラ７３の細かな制御を行なう。更に、シ
ステムプロセッサ５１から発行されたマクロコマンドの
実行が終了するとシステムプロセッサ５１に対して割込
みを発生してマクロコマンドの実行終了を通知する。つ
まり、マクロコマンドの発行で動作が開始し、割込みに
より動作が終了する。

ファイルチャネル５３がイニシ１−夕、ディスク５６が
ターゲットであり、ディスク５６からデータを読み込む
場合の一連の動作を第６図に示す。

同図中、ＡＲＢ、ＳＥＬはアービトレーション・アンド
・セレクシヨン、ＭＳＧ−ＯＵＴはメッセージ・アウト
、ＣＯＭＭＡＮＤはコマンド、ＤＡＴＡ−ＩＮはデータ
・イン、５ＴＡＴＵＳはステ−タス、ＭＳＧ−ＩＮはメ
ッセージ・インのフェーズを示す。△ＲＢ、ＳＥＬのフ
ェーズでは、バス獲得を行なって必要なリンクを形成す
る。ＭＳＧ−ＯＵＴのフェーズでは、システムプロセッ
サ５１側からディスク５６に対して例えば装置Ｉ別番号
等を出力する。ＣＯＭＭＡＮＤのフェーズでは、ヘッド
の移動等のディスク５６に対する細かい指示が出力され
る。ＤＡＴＡ−ＩＮのフェーズでは、ディスク５６から
読み込むデータが入力される。５ＴＡＴＵＳのフェーズ
では、データ転送後にエラーが発生している場合にこれ
を示すステータス情報等がディスク５６側から入力され
る。

ＭＳＧ−ＩＮのフェーズでは、直前の５ＴＡＴＵＳのフ
ェーズでのステータス情報が有効か無効かを示すメツセ
ージ等が出力される。

第６図に示す如く、従来は各フェーズの切れ目でシステ
ムプロセッサ５１に対して割込みを発生してシステムプ
ロセッサ５１に次のフェーズを実行するためのマクロコ
マンドを発行せしめる構成となっていた。第７図の場合
、一連の動作でシステムプロセッサ５１に対して６回の
割込みが発生する。

〔発明が解決しようとする課題〕

従って、従来は各フェーズの切れ目でシステムプロセッ
サに対して割込みを発生しているので、システムプロセ
ッサは割込みが発生する毎に他の処理を中断して割込み
処理を行なわなければならず、ファイルチャネルコント
ローラをシーケンサで構成してインテリジェント化した
にもかかわらず、頻度の高い割込みによりシステムプロ
セッサの負荷があまり軽減されずに大きいという問題が
生じていた。

本発明は、全チャネル制御用のシステムプロセッサの負
荷を大幅に軽減可能とすることのできるファイルチャネ
ル制御方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理説明図である。ファイルチャネ
ル制御方式が適用される計算機は、システムプロセッサ
１と、シーケンサ２を有し小型コンピュータシステムイ
ンターフェース（ＳＣ８Ｉ）３を採用してファイル４に
接続されたファイルチャネル５とを備えている。シーケ
ンサ２は、システムプロセッサ１から発行されたマクロ
コマンドを解析してこのマクロコマンドに従って５Ｃ８
Ｉ３を制御する。

〔作用〕

単一マクロコマンド５Ｃ８Ｉａ上複数のフェーズ実行を
可能とするマクロコマンドを４種類用意し、シーケンサ
２は前記４種類のマクロコマンドのうち所定の２種類の
マクロコマンドの実行後にのみシステムプロセッサ１に
対して割込みを発生する。

従って、システムプロセッサに対する割込み発生の頻度
が低くなるので、システムプロセッサの負荷を大幅に軽
減できる。

〔実施例〕 第２図は、本発明方式の一実施例を適用し得る計算機の
要部を示す。同図中、１１はシステムプロセッサ、１２
はＤＭＡＣ，１３はファイルチャネル、１４は入出力バ
ス、１５はＤＭＡバス、１６は５Ｃ８Ｉ、１７はディス
クである。第４図に示した如きシステムストレージやそ
の他のチャネルの図示は省略しである。ファイルチャネ
ル１３は、入出力バス制御部２１と、シーケンサ部２２
と、ＤＭＡコントローラ２３と、パラメータ用バッファ
２４と、５Ｃ８Ｉコントローラ２５とからなる。又、シ
ーケンサ部２２は、コマンドレジスタ３１と、コマンド
解析部３２と、制御信号生成部３３と、バッファ制御部
３４とからなる。

ＳＣ８Ｉ　１６上で発生し得るフェーズのシーケンスは
、分類すると第３図に示す７つのパターン■〜■に分け
られる。同図中、第６図と同じフェーズは同じ記号で示
す。ＤＡＴＡ−ＯＵＴはデータ・アウトのフェーズを示
し、このフェーズではディスク１７に書き込むデータが
ディスク１７へ出力される。ＡＲＢ、ＲＥＳＥＬはアー
ビトレーション・アンド・リセレクションのフェーズを
示し、このフェーズでは必要なリンクの再結合が行なわ
れる。ＮＦＸ丁　ＰＨＡＳＥは、そのフェーズがどのフ
ェーズであっても良いことを示す。

ＳＣ８Ｉ　１６上で発生するフェーズのうち、ＡＲＢ、
ＳＥＬ、ＭＳＧ−ＯＬＪＴ、ＣＯＭＭＡＮＤ。

ＤＡＴＡ−ｌＮ１０ＵＴの各フェーズは、必要となるパ
ラメータをマクロコマンドの発行前にシステムプロセッ
サ１１からシーケンサ部２２又は５Ｃ８Ｉコントローラ
２５に通知しておけば、これらのフェーズの闇は割込み
を発生してシステムプロセッサ１１の介入を要請する必
要がない。他方、５ＴＡＴＵＳ及びＭＳＧ−ＩＮのフェ
ーズではシステムコントローラ１１の介入が必要であり
、これら各フェーズの終了時にシステムコントローラ１
１に対して割込みを発生する必要がある。しかし、５Ｔ
ＡＴＵＳのフェーズで受は取るステータス情報は、その
直後のＭＳＧ−ＩＮのフェーズで有効か無効かを判別で
きる。

そこで、５ＴＡＴＵＳのフェーズの終了時には割込みを
発生せずにステータス情報を保持しておき、その直後の
ＭＳＧＩＮのフェーズでのデータと共にステータス情報
をシステムプロセッサ１１に転送すれば良い。従って、
ＭＳＧ−ＩＮのフェーズで必要なデータを受は取った時
点で５０８１１６上は結合したままでシステムプロセッ
サ１１に対して割込みを発生する。全マクロコマンドの
終了時には、強制停止コマンドでシステムプロセッサ１
１に対して割込みを発生する。

つまり、本実施例では、単一マクロコマンドでＳＣ８Ｉ
　１６上複数のフェーズ実行を可能とするマクロコマン
ドをＦ記の４種類用意する。

（１）ＡＳＭＯ：ＡＲＢ、ＳＥＬ及びＭＳＧ−ＯＵＴの
フェーズを実行するコマンド。

■　ＣＭＤ　：　ＣＯＭＭＡＮＤのフェーズを実行する
コマンド。

■　ＵＭＩ：ＭＳＧ−ＩＮのフェーズまで実行するコマ
ンド。

（４）ＳＴＰ：強制停止コマンド。

システムプロセッサ１１は、必要となるパラメータを発
生してファイルチャネル１３内のパラメータ用バッファ
２４に格納した後、割込みを発生するまでの一連のフェ
ーズ４シーケンスを実行するためのマクロコマンド列を
シーケンサ部２２内のコマンドレジスタ３１に書き込む
。マクロコマンドはシーケンサ２２内のコマンド解析部
３２で解析され、ＡＳＭＯ→ＣＭＤ→ＵＭＩの順にマク
ロコマンドを実行し、ｔＪＭＩのコマンドの実行が終了
したらシステムプロセッサ１１に対して割込みを発生す
る。第３図に示すパターン■のフェーズシーケンスの場
合、例えば５つのフェーズが発生するが、システムプロ
セッサ１１に対して割込みを発生するのは１回のみであ
る。この様に、システムプロセッサ１１に対して割込み
を発生するのはｔＪＭＩ及びＳＴＰのコマンドの実行後
のみであるので、割込み発生の頻度を低減できる。

次に、第３図に示すパターン■のフェーズシーケンスを
実行する場合を例に取って第２図のブロックの動作説明
をする。

先ず、システムプロセッサ１１は、入出力バス１４及び
入出力バス制御部２１を介してディスク１７に対するコ
マンドであるコマンド・ディスクリブタ・ブロック等の
パラメータをパラメータ用バッファ２４に格納する。次
に、システムブ［］セッサ１１は、実行するべき一連の
マクロコマンド列ＡＳＭＯ−＋ＣＭＤ→ｔＪＭＩ→ＳＴ
Ｐを用意し、この一連のコマンド列を入出力バス１４及
び入出力バス制御部２１を介してシーケンサ部２２内の
コマンドレジスタ３１に格納する。

シーケンサ部２２は、コマンド解析部３２でコマンドレ
ジスタ３１内の内容を解析し、制御信号生成部３３で各
種制御信号を生成する。又、バッファ制御部３４は、制
御信号生成部３３からのパラメータ転送信号に基づきパ
ラメータ用バッファ２４に対してパラメータ転送指示を
行なう。

パラメータ用バッフ？２４は、パラメータ転送指示に従
って５Ｃ８Ｉコントローラ２５にパラメータを転送する
。５Ｃ８Ｉコントローラ２５は、シーケンサ部２２内の
制御信号生成部３３からのＡＲＢ、ＳＥＬ、ＭＳＧ−Ｏ
ＵＴ及びＣＯＭＭＡＮＤのフェーズの実行指示を受は取
り、５ｃｓｉ１６を介してディスク１７との間で各フェ
ーズを実行する。即ち、前記ＡＳＭＯ及びＣＭＤのコマ
ンドが実行される。

次に、ＳＣ８Ｉコントローラ２５は、ＬＪＭＩのコマン
ドを実行する。ＳＣ８Ｉ　１６上で例えばＤＡＴＡ−Ｉ
Ｎのフェーズが発生すると、５Ｃ８Ｉコントローラ２５
はシーケンサ部２２内の制御信号生成部３３に対してＤ
ＡＴＡ−ＩＮのフェーズが発生したことを通知する。制
御信号生成部３３は、ＤＭＡコントローラ２３に対して
リード動作を行なうように指示する。ＤＭＡコントロー
ラ２３は、５ｃｓｒコントローラ２５からデータを受は
取り、順次ＤＭＡバス１５を介してＤＭＡＣ１２にデー
タを転送する。

ＤＡＴＡ−ＩＮのフェーズが終了すると、５ＴＡＴｔＪ
Ｓのフェーズが発生し、ＳＣ８Ｉコントローラ２５は５
ＴＡＴＵＳのフェーズが発生したことをシーケンサ部２
２内の制御信号生成部３３に通知する。制御信号生成部
３３は、バッフ？制御部３４を介してパラメータ用バッ
ファ２４に対してステータスのパラメータを受は取るよ
うに指示し、ステータスのパラメータが５Ｃ８Ｉコント
ローラ２５からパラメータ用バッファ２４に転送される
。

次に、ＭＳＧ−ＩＮのフェーズが発生すると、５Ｃ８Ｉ
コントローラ２５はシーケンサ部２２内の制御信号生成
部３３に対してＭＳＧ−ＩＮのフェーズが発生したこと
を通知する。制御信号生成部３３は、バラフッ制御部３
４を介してパラメータ用バッファ２４に対してメツセー
ジのパラメータを受は取るように指示し、メツセージの
パラメータが５ｃｓｒコントローラ２５からパラメータ
用バッファ２４に転送される。

シーケンサ部２２内の制御信号生成部３３は、パラメー
タ用バッファ２４に格納されているステータス及びメツ
セージのパラメータを入出力バス制御部２１及び入出力
バス１４を介してシステムプロセッサ１１に転送するよ
うに入出力バス制御部２１に対して指示をする。これに
より、システムプロセッサ１１はステータス及びメツセ
ージのパラメータを一度に受は取る。この様にしてＵＭ
Ｉのコマンドが終了すると、制御信号生成部３３はシス
テムプロセッサ１１に対して割込みを発生するように入
出力バス制御部２１に対して指示をする。

なお、第２図ではディスク１７しか図示されていないが
、ファイルチャネル１３に複数のディスクあるいは複数
の磁気テープ装置を接続しても良いことは言うまでもな
い。又、パラメータ用バッファ２４は、メモリやレジス
タで構成しても良い。

下記の表は、第３図に示したフェーズシーケンスの場合
にシステムプロセッサに対して発生する割込みの回数を
従来例と本実施例とで比較して示す。この表より明らか
な如く、本実施例ではシステムプロセッサに対する割込
み回数が従来例に比べて半分以下となる。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

（発明の効果〕 本発明によれば、単一のマクロコマンドで５Ｃ３Ｉイン
タフエース上複数のフェーズ実行を可能とするマクロコ
マンドを４種類用意し、シーケンサは４種類のうち所定
の２種類のマクロコマンドの実行後にのみシステムプロ
セッサに対して割込みを発生ずるので、従来に比べてシ
ステムプロセッサに対する割込み回数が低減され、シス
テムプロセッサの負荷が大幅に軽減され、実用的には極
めて有用である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明方式の一実施例を適用し得る計算機の要
部を示すブロック図、 第３図は５ｃｓｒ上に発生し得るフェーズパターンを示
す図、 第４図は一般的な胴締機の一例を示すブロック図、 第５図は第４図中のファイルチャネル部分の構成を示す
ブロック図、 第６図はディスクからデータを読み込む場合の一連の動
作を示す図である。 第１図〜第３図において、 １．１１はシステムプロセッサ、 ２はシーケンサ、 ３は小型コンピュータシステムインタフェース、４はフ
ァイル、 １１はシステムプロセッサ、 １２はＤＭＡＣ１ １３はファイルチャネル、 １４は入出力バス、 １５はＤＭＡバス、 １６はＳＣ８Ｉ、 １７はディスク、 ２１は入出力バス制御部、 ２２はシーケンサ部、 ２３はＤＭＡコントローラ、 ２４はパラメータ用バッファ、 ２５は５Ｃ８Ｉコントローラ、 ３１はコマンドレジスタ、 ３２はコマンド解析部、 ３３は制御信号生成部、 ３４はバッフ？制御部 を示す。 特許出願人　富　士　通　株式会社 第１５Ｉ 第６図

Claims (2)

【特許請求の範囲】
1. （１）システムプロセッサ（１）と、シーケンサ（２）
   を有し小型コンピュータシステムインタフェース（３）
   を採用してファイル（４）に接続されたファイルチャネ
   ル（５）とを備えた計算機で、該シーケンサが該システ
   ムプロセッサから発行されたマクロコマンドを解析して
   このマクロコマンドに従って該小型コンピュータシステ
   ムインタフェースを制御するファイルチャネル制御方式
   において、 単一のマクロコマンドで該小型コンピュータシステムイ
   ンタフェース（３）上複数のフェーズ実行を可能とする
   マクロコマンドを４種類用意し、該シーケンサ（２）は
   前記４種類のマクロコマンドのうち所定の２種類のマク
   ロコマンドの実行後にのみ該システムプロセッサ（１）
   に対して割込みを発生することを特徴とするファイルチ
   ャネル制御方式。
2. （２）前記４種類のマクロコマンドは、バス獲得を行な
   うアービトレーション・アンド・セレクシヨンのフェー
   ズ及び前記ファイルに対するメッセージが出力されるメ
   ッセージ・アウトのフェーズを実行する第１のマクロコ
   マンドと、該ファイルに対するコマンドのフェーズを実
   行する第２のマクロコマンドと、少なくとも前記ファイ
   ルに関するメッセージが入力されるメッセージ・インの
   フェーズを実行する第３のマクロコマンドと、強制停止
   コマンドのフェーズを実行する第４のマクロコマンドと
   からなり、前記所定の２種類のマクロコマンドは該第３
   及び第４のマクロコマンドであることを特徴とする、請
   求項１記載のファイルチャネル制御方式。