JPH0418658A - 機能分散型計算機システム - Google Patents

機能分散型計算機システム

Info

Publication number
JPH0418658A
JPH0418658A JP28800590A JP28800590A JPH0418658A JP H0418658 A JPH0418658 A JP H0418658A JP 28800590 A JP28800590 A JP 28800590A JP 28800590 A JP28800590 A JP 28800590A JP H0418658 A JPH0418658 A JP H0418658A
Authority
JP
Japan
Prior art keywords
storage device
extended
extended storage
computer
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28800590A
Other languages
English (en)
Inventor
Hiroshi Kosuge
浩 小菅
Yoshio Kiryu
桐生 芳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28800590A priority Critical patent/JPH0418658A/ja
Publication of JPH0418658A publication Critical patent/JPH0418658A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、異なる機能・性能を有する複数の計算機を拡
張記憶装置を介して有機的に結合した機能分散型計算機
システムに関する。
〔従来の技術〕
従来、複数の計算機を拡張記憶装置を介して結合した計
算機システムとしては、例えば特開昭63−31625
1号公報に記載のように、1つの拡張記憶装置を各計算
機の記憶制御装置に接続し、半導体記憶装置である拡張
記憶装置を高速アクセス可能な共用メモリとして使用し
たマルチプロセッサシステムがある。この場合の拡張記
憶装置は、各計算機からのアクセスを一括して引受ける
という点で集中型である。
〔発明が解決しようとする課題〕
近年、異なる機能・性能を有する計算機間を高速に結合
するという要求が益々たかまってきている。例えば、科
学技術計算専用の超高速ベクトル計算機と汎用計算機の
結合、あるいはデータベース処理専用計算機と汎用計算
機の結合などである。
このような結合においては、専用計算機側がその得意と
する処理に専念し、汎用計算機側がユーザインタフェー
スを受は持ちジョブの前後処理を行うという機能分散の
形態をとるのが一般的である。
かかる機能分散の計算機システムを前記集中型の拡張記
憶装置を用いて実現する場合を考えてみる。この時の動
作は、概略以下のようになる。まず、汎用計算機側がジ
ョブの前処理として演算に必要なデータを拡張記憶装置
上に用意し、専用計算機側を起動する。起動された専用
引算機側は、拡張記憶装置上のデータをもとに演算を行
い、結果のデータを拡張記憶装置上に格納し、処理終了
を汎用計算機側に報告する。報告を受けた汎用計算機側
は、必要に応じて拡張記憶装置上の演算結果データを解
析・編集しユーザに出力する。
この方式の第1の問題点は、本来それぞれの計算機に属
すべきデータも1つの拡張記憶装置に集中する必要があ
るため、拡張記憶装置の競合により不要な待ちを生じる
ことである。例えば、汎用計算機側がページング等で汎
用計算機側固有の拡張記憶装置領域をアクセスしても、
専用計算機側の拡張記憶装置アクセスが中断されてしま
う。第2の問題点は、拡張記憶装置の性能・容量等をそ
れぞれの計算機の異なる能力に合わせて最適化すること
が困難であることである。
本発明の目的は、異なる機能・性能を持つ複数の計算機
を、その機能・性能を殺すことなく効果的に拡張記憶装
置を介して結合した計算機システムを提供することにあ
る。
[課題を解決するための手段] 上記目的を達成するために、本発明は、拡張記憶装置を
分散して各計算機に内蔵すると共に、各計算機間に専用
パスを設け、各計算機は、処理装置で実行される命令に
もとづいて、主記憶装置と自内蔵拡張記憶装置あるいは
専用パスを介して他内蔵拡張記憶装置間でデータ転送を
行なえるようにしたものである。
また、拡張記憶装置を分散して各計算機に内蔵すると共
に、各計算機からアクセス可能な独立の別の拡張記憶装
置を設け、各計算機は、処理装置で実行される命令にも
とづいて主記憶装置と自内蔵拡張記憶装置あるいは独立
の拡張記憶装置を介して他内蔵拡張記憶装置間でデータ
転送を行なえるようにしたものである。
さらに、少くとも一つの計算機では、主記憶装置と自内
蔵記憶装置間のデータ転送用バッファと、δ1算機間の
専用パスあるいは独立の拡張記憶装置を経由するデータ
転送用バッファを独立に動作可能としたものである。
〔作 用] 本発明の計算機システムでは、異なる能力を有する計算
機に対してそれぞれの能力に適合した拡張記憶装置が接
続でき、かつ計算機間の専用パスあるいは独立型の拡張
記憶装置を介して他の計算機の内蔵拡張記憶装置を直接
アクセスできるので、高性能でかつ効率のよい計算機シ
ステムを実現できる。
前述の専用計算機と汎用計算機による機能分散の形態で
は、まず、汎用計算機側が前処理として演算に必要なデ
ータを準備し、専用計算機側の内蔵拡張記憶装置に格納
し、専用計算機側を起動する。起動された専用計算機側
は内蔵拡張記憶装置上のデータをもとに演算を行い、結
果のデータを格納し、処理終了を汎用計算機側に報告す
る。報告を受けた汎用計算機側は、必要に応じて専用計
算機側の内蔵拡張記憶装置上の演算結果データを取り込
み、解析・編集してユーザに出力する。この場合、専用
計算機による処理は、その能力に合わせて最適化された
拡張記憶装置が使用でき、また、拡張記憶装置に対する
汎用計算機側からの余計なアクセスが入いらないので、
ムダなく実行できる。さらに、専用計算機側の内蔵拡張
記憶装置に対する汎用計算機側からのアクセスが、専用
計算機内のアクセスと競合した場合でも、それぞれのア
クセスを異なるデータバッファを使用して実行すること
により、競合による専用計算機内アクセスのデータ転送
性能の低下は最小限に抑えることができる。
〔実施例] 以下、本発明の各実施例を図面を参照して説明する。
第1図は本発明の第1の実施例の全体構成図であり、処
理装置10、記憶制御装置11、主記憶装置12、拡張
記憶装置13から成る第1の計算機1と、処理装置20
、記憶制御装置21、主記憶装置22、拡張記憶装置2
3から成る第2の計2が、専用パス6oで結合されてい
る。第1の計算機lは、例えば科学技術計算専用の超高
速ベクトル計算機であり、処理装置lOの命令に応じて
記憶制御装置11内の拡張記憶制御部40の制御のちと
に主記憶装置12と拡張記憶装置13の間で超高速にデ
ータ転送を行う。一方、第2の計算機2は、例えば汎用
計算機であり、処理装置20の命令に応じて記憶制御装
置21内の同じく拡張記憶制御部40の制御のもとに主
記憶装置22と拡張記憶装置23間でデータ転送を行う
。また、第1及び第2の計算機1,2はそれぞれ記憶制
御装置11.21内の拡張記憶制御部40の制御のもと
に専用パス60を介し、必要に応じて他の計算機内の拡
張記憶装置13あるいは23を直接アクセスする。なお
、第1図では、第1及び第2の計算機1,2はそれぞれ
1台の処理装置10あるいは20を内蔵するとしたが、
これらは複数台でもよい。
第2図に、計算機間結合がない場合の記憶制御装置内の
拡張記憶制御部の一般的ブロック図を示す。処理装置か
ら命令を解読分解部41で解読し、主記憶アクセス部4
2および拡張記憶アクセス部43を起動する。主記憶ア
クセス部42は主記憶装置に対し読出しまたは書込み要
求を発行し、拡張記憶アクセス部43は拡張記憶装置に
対し書込みまたは読出し要求を発行する。一方の記憶装
置から読出されたデータは、バッファ制御部44を介し
てバッファ部45に一度貯えられたのち、該バッファ部
45から読出され、バッファ制御部44を介してもう一
方の記憶装置に送出される。この第2図の構成は従来か
ら周知のものである。
第3図は、第1図の本発明の第一の実施例の場合の記憶
制御装置11.21内の拡張記憶制御部40のブロック
図である。第2図との相違は解読分解部41と拡張記憶
アクセス部43の間に拡張記憶選択部46が加わり、ま
た、バッファ制御部44に外部からのデータ線が付加さ
れていることである。拡張記憶選択部46は、自計算機
内の拡張記憶装置あるいは他計算機内の拡張記憶装置を
選択するもので、第4図に示すように、自拡張記憶識別
情報レジスタ461、他拡張記憶識別情報一 レジスタ462、比較器464,465、プライオリテ
ィ回路467より構成できる。解読分解部41からの拡
張記憶アクセス要求は、比較器464.465でそれぞ
れレジスタ46]、462の自拡張記憶識別情報、他拡
張記憶識別情報と比較され、他拡張記憶装置へのアクセ
スと判定されると外部へ送出され、自拡張記憶装置への
アクセスと判定されると、プライオリティ回路467で
外部からのアクセス要求と優先順位がとられた後、拡張
記憶アクセス部43へ送出される。拡張記憶識別情報は
、例えばそれぞれの拡張記憶装置に固有な拡張記憶番号
であってもよいし、拡張記憶アドレスの一部であっても
よい。
第5図及び第6図はバッファ制御部44、バッファ部4
5の構成例であり、このうち、第5図は比較的低速な第
2の計算機2の拡張記憶制御部40に用いるのに好適な
例、第6図は比較的高速な第1の計算機1の拡張記憶制
御部40に用いるのに好適な例を示したものである。
第5図の構成では、バッファ部45に1つのバッファA
451が用いられ、主記憶装置22、拡張記憶装置23
および外部(計算機間の専用パス60)からのデータが
セレクタ441で選択された後、バッファA451に入
力され、該バッファA451から読出されたデータは主
記憶装置22、拡張記憶装置23または外部60へと送
出される。
第6図の構成では、2つのバッファ、バッファA451
とバッファB452が用いられる。主記憶装置12、拡
張記憶装置13および外部6oからのデータはセレクタ
441で選択された後、バッファA451に入力される
。さらに、主記憶装置12および拡張記憶装置13から
のデータは、セレクタ442で選択された後、バッファ
B452に入力することもできる。バッファA451か
ら読出されたデータは、セレクタ444を介して主記憶
装置12へ、セレクタ443を介して拡張記憶装置13
へ、または、直接に外部60へと送出される。バッファ
B452から読出されたデータは、セレクタ444を介
して主記憶装置12へ、またはセレクタ443を介して
拡張記憶装置13へと送出される。バッファA451は
外部転送用であり、■主記憶装置12→外部60、■外
部60→主記憶装置12、■拡張記憶装置13→外部6
0、■外部60→拡張記憶装置13なるデータ転送時に
使用される。バッファB452は内部転送用であり、■
主記憶装置12→拡張記憶装置13、■拡張記憶装置1
3→主記憶装置12なるデータ転送時に使用される。
高速な第1の計算機1では、自内蔵拡張記憶装置13に
対する内部転送は超高速に行われるのに対し、比較的長
い計算機間専用パス60を経由する外部転送では、応答
時間の増大、信号波形の劣化、信号間スキューの増大、
同期化ロス等が生じ、内部転送並みの高速転送を実現す
ることは困難である。この場合、第6図に示すように、
バッファを内部転送用と外部転送用に分け、それぞれ独
立に動作可能とすることにより、外部転送用のバッファ
A451を使って比較的低速に外部60からデータを入
力しまたは外部60ヘデータを送出している間にも、内
部転送用のバッファB452を】1 使って主記憶装置12と自内蔵拡張記憶装置13間の高
速データ転送が実行できるので、外部転送と競合した場
合の内部転送の性能低下を最小限に抑えることができる
次に、第1図、第3図、第4図、第5図及び第6図によ
り本発明の第一の実施例の動作を説明する。
第2の計算機2の前処理中の、処理装置20からの自主
記憶装置22から他拡張記憶装置13へのデータ転送命
令は以下のように処理される。
第2の計算機2の処理装置20からのデータ転送命令は
、記憶制御装置21内の拡張記憶制御部40の解読分解
部41で主記憶アクセス要求と拡張記憶アクセス要求に
分解され、それぞれ主記憶アクセス部42、拡張記憶選
択部46にもたらされる。主記憶アクセス部42はアク
セス要求を受けて主記憶装置22に読出し要求を発行し
、読出されたデータはバッファ制御部44のセレクタ4
41を介してバッファ部45のバッファA451に保持
される。一方、拡張記憶アクセス要求は拡張記憶選択部
46で自/他の拡張記憶識別情報と比較され、他拡張記
憶装置へのアクセスと判定される結果、専用パス60上
に制御情報として送出される。第1の計算機1の記憶制
御装置11内の拡張記憶制御部40の拡張記憶選択部4
6は、専用パス60を介して第2の計算機2からの拡張
記憶アクセス要求を受けると、プライオリティ回路46
7で処理装置10からの拡張記憶アクセス要求と競合を
とった後、拡張記憶アクセス部43を起動する。それと
ともに、専用パス60を介してプライオリティがとれた
ことが、第2の計算機2の記憶制御装置21内の拡張記
憶制御部40に報告され、バッファ部45のバッファA
451に保持されていたデータが読出され、バッファ制
御部44を介して専用パス60に送出される。この送出
されたデータは第1の計算機1の記憶制御装置ll内の
拡張記憶制御部40におけるバッファ制御部44のセレ
クタ441を介してバッファ部45のバッファA451
に格納され、拡張記憶アクセス部43の制御のもとに該
バッファ部A451より読出され、セレクタ443を介
して拡張記憶装置13に送出されて書込まれる。
第1の計算機1の演算処理中の主記憶装置12と拡張記
憶装置13との間のデータ転送、あるいは、第2の計算
機2の演算処理中の主記憶装置22と拡張記憶装置23
との間のデータ転送は、従来の計算機結合を有しない場
合の動作と同様である。ただし、第1の計算機lの主記
憶装置12と拡張記憶装置13との間のデータ転送は、
バッファ部45内のバッファB452を専有して実行さ
れるため、外部とのデータ転送が競合しても性能低下は
最小限で済むことになる。
第2の計算機2の後処理中の、他拡張記憶装置13から
自主記憶装置22へのデータ転送は、以下のように処理
される。
処理装置20からの命令は記憶制御装置21内の拡張記
憶制御部40の解読分解部41で分解され、主記憶アク
セス要求は主記憶アクセス部42でデータ待ち状態とな
る。拡張記憶アクセス要求は、記憶制御装置21 (解
読分解部41→拡張記憶選択部46)→記憶制御装置1
1(拡張記憶選択部46→拡張記憶アクセス部43)→
拡張記憶装置13と転送され、拡張記憶装置13からデ
ータが読出される。この読出されたデータは拡張記憶装
置13Q記憶制御装置11のバッファ部45(第6図の
バッファA451)=b記憶制御装置21のバッファ部
45へと転送され、さらに、データ待ち状態だった主記
憶アクセス部42の制御のもとに主記憶装置22に書込
まれる。
上記本発明の第一の実施例によれば、それぞれ第1、第
2の計算機1,2の能力に合わせて最適化された拡張記
憶装置13.23を接続でき、かつ、専用パス60を介
して一方の計算機からもう一方の計算機の拡張記憶装置
を直接アクセスできるので、高性能かつ効率的な機能分
散型計算機システムを実現できる。かつ、少なくとも一
方の計算機では、第6図に示したように2つのバッファ
を使い分けることにより、一方の計算機内のアクセスが
もう一方の計算機からのアクセスと競合しても性能低下
は軽微で済むので、高性能かつ効率的な機能分散型計算
機システムを実現できる。
第7図は、本発明の第二の実施例の全体構成図であり、
第1図の第一の実施例に比べると、記憶制御装置11.
21間の専用パスが削除され、かわりに両記憶制御装置
11.21とそれぞれ接続された独立型の拡張記憶装置
33が、拡張記憶装置13.23とは別に付加されてい
る。記憶制御装置11.21内の拡張記憶制御部のブロ
ック図は、第一の実施例と同じく第3図で示される。た
だし、第二の実施例の場合、第3図中の拡張記憶選択部
46は、第8図に示すように、自拡張記憶識別情報レジ
スタ461.2つの他拡張記憶識別情報レジスタ462
,463、比較器464,465.466、プライオリ
ティ回路467、およびORゲートより構成される。即
ち、第3図中の解読分解部41からの拡張記憶アクセス
要求は、比較器464,465,466により、■自拡
張記憶、■独立型拡張記憶、■他計算機の拡張記憶それ
ぞれの識別情報と比較され、■あるいは■と判定されれ
ば外部へ送出され、■と判定されれば、プライオリティ
回路467で外部からの拡張記憶アクセス要求と競合が
とられた後、拡張記憶アクセス部43へ送出される。
第10図に、第7図の独立型拡張記憶装置33内の拡張
記憶制御部31のブロック図を示す。拡張記憶制御部3
1は、拡張記憶選択部47、拡張記憶アクセス部43、
バッファ制御部44、バッファ部45より成り、拡張記
憶選択部47を除いて、第3図に示した記憶制御装置1
1.21内の対応するブロックと同様に構成できる。拡
張記憶選択部47は、第11図に示すように、自拡張記
憶識別情報レジスタ471、第1及び第2の他拡張記憶
別情報レジスタ472,473、比較器474.475
,476、プライオリティ回路477より構成される。
記憶制御装置11からの拡張記憶アクセス要求は、まず
、比較器476で第2の拡張記憶識別情報と比較され、
成立すれば記憶制御装置21へ送出される。成立しなけ
れば、プライオリティ回路477で競合がとられた後、
比較器474で自独立型拡張記憶識別情報と比較され、
成立すれば、第10図の拡張記憶アクセス部43へ送出
される。一方、記憶制御装置21からの拡張記憶アクセ
ス要求は、まず、比較器475で第1の拡張記憶識別情
報と比較され、成立すれば記憶制御装置11へ送出され
る。成立しなければ、プライオリティ回路477で競合
がとられた後、比較器474で自独立型拡張記憶識別情
報と比較され、成立すれば拡張記憶アクセス部43へ送
出される。
次に本発明の第二の実施例の動作のうち、特に拡張記憶
アクセス要求とデータの流れを説明する。
例えば第2の計算機2から独立型拡張記憶装置33をア
クセスする場合、拡張記憶アクセス要求は、処理装置2
0→記憶制御装置21(解読分解部41→拡張記憶選択
部46)→拡張記憶制御部31 (拡張記憶選択部47
→拡張記憶アクセス部43)→拡張記憶装置33と転送
される。データは主記憶装置22〜記憶制御装置21内
のバッファ部45〜拡張記憶制御部31内のバッファ部
45〜拡張記憶装置間33間で転送される。
第2の計算機2から第1の計算機1の拡張記憶装置13
をアクセスする場合、拡張記憶アクセス要求は処理装置
20→記憶制御装置21 (解読分解部41→拡張記憶
選択部46)→拡張記憶制御部31 (拡張記憶選択部
47)→記憶制御装置II (拡張記憶選択部46→拡
張記憶アクセス部43)→拡張記憶装置13と転送され
る。データは主記憶装置22〜記憶制御装置21内のバ
ッファ部45〜拡張記憶制御部31内のバッファ部45
〜記憶制御装置11内のバッファ部45〜拡張記憶装置
13間で転送される。
上記本発明の第二の実施例によれば、内蔵型の拡張記憶
装置を有する複数の計算機がさらに独立型の拡張記憶装
置を共有することができ、かつ該独立型拡張記憶装置へ
のパスを利用して他の計算機の内蔵型拡張記憶装置をア
クセスすることができるので、高性能でかつ柔軟性に富
んだ計算機システムを提供することができる。
また、上記第二の実施例でも、少なくとも一方の計算機
では、記憶制御装置内のバッファ構成を=19 第6図のようにし、主記憶装置と自内蔵拡張記憶装置間
のデータ転送用バッファ(バッファB452)と、独立
の拡張記憶装置33を経由するデータ転送用バッファ(
バッファA451)とを独立に動作させることにより、
一方の計算機内のアクセスがもう一方の計算機からのア
クセスと競合しても性能低下は軽微で済むので、高性能
かつ効率的な機能分散型計算機システムを実現できる。
なお、上記本発明の第一、第二の実施例の記憶制御装置
11.21内の拡張記憶選択部46は、第9図のように
構成してもよい。第9図によれば、拡張記憶選択部46
は構成指示子468を有し、第一、第二の実施例に適用
するためにはこれをそれぞれII OII   It 
I ++と設定すればよい。即ち、構成指示子468を
u O++にすると、比較器465からの比較結果がそ
のまま外部に送出されるので、第4図の構成と全く同じ
動作となる。また、構成指示子468を゛1″′にする
と、比較器465かもの比較結果は使用されず、比較器
464からの比較結果のみで拡張記憶アクセス要求の行
先が決定される。この比較結果で自拡張記憶と判定され
ればプライオリティ回路467を経て拡張記憶アクセス
部43へ、自拡張記憶でないと判定されれば外部へ送出
される。独立型拡張記憶か他の計算機の内蔵型拡張記憶
かの判定は、第11図の独立型拡張記憶装置内の拡張記
憶選択部で実行される。
第9図の拡張記憶選択部の構成をとれば、構成指示子の
設定を変えるだけで、第一の実施例のシステム構成から
第二の実施例のシステム構成に移行できる。さらに、独
立型拡張記憶装置33を介して、より多くの拡張記憶装
置が接続された場合にも対処できるので、拡張性に富ん
だ機能分散型計算機システムを実現することができる。
例えば、第7図で、独立型記憶装置33に3台以上の計
算機を接続したシステム、あるいは複数の独立型記憶装
置を縦続接続したシステムなども実現可能である。
〔発明の効果] 以上説明したように、本発明によれば、拡張記憶装置を
内蔵した複数の計算機間で、他の計算機の内蔵型拡張記
憶装置を直接アクセスでき、あるいは、内蔵型の拡張記
憶装置を有する複数の計算機がさらに独立型の拡張記憶
装置を共有し、かつ、該独立型拡張記憶装置へのパスを
利用して他の計算機の内蔵型拡張記憶装置をアクセスす
ることができ、さらに、他の計算機からの拡張記憶アク
セスとの競合による自計算機内アクセスの性能低下を最
小限に抑えることができる。その結果、異なる機能・性
能を有する複数の計算機を含んだ機能分散処理形態の高
性能かつ効率的な計算機システムを実現できる。
【図面の簡単な説明】
第1図は本発明の機能分散型計算機システムの第一の実
施例の全体構成図、第2図は従来の拡張記憶制御部の一
般的ブロック図、第3図は本発明で使用される拡張記憶
制御部の一実施例のブロック図、第4図は本発明の第一
の実施例に使用される拡張記憶制御部内の拡張記憶選択
部の詳細構成図、第5図及び第6図は拡張記憶制御部内
のバッファ構成図、第7図は本発明の機能分散型計算機
システムの第二の実施例の全体構成図、第8図は本発明
の第二の実施例に使用される拡張記憶制御部内の拡張記
憶選択部の詳細構成図、第9図は本発明の第一、第二の
実施例にともに適用可能な拡張記憶選択部の詳細構成図
、第1O図は本発明の第二の実施例で使用される独立型
拡張記憶装置内の拡張記憶制御部の一実施例のブロック
図、第11図は第10図の拡張記憶制御部内の拡張記憶
選択部の詳細構成図である。 1.2・・・計算機、  1.0.20・・・処理装置
、11.21・・・記憶制御装置、 12.22・・・主記憶装置、 13.23.33・・・拡張記憶装置、41・・・解読
分解部、 42・・・主記憶アクセス部、43・・・拡
張記憶アクセス部、 44・・・バッファ制御部、 45・・・バッファ部、
46.47・・・拡張記憶選択部、 451・・・バッファA、  452・・・バッファB
0に 楢、ヂ(シル。 第11図 ん43

Claims (3)

    【特許請求の範囲】
  1. (1)各々処理装置と主記憶装置を含む複数の計算機か
    らなる計算機システムにおいて、 拡張記憶装置を分散して各計算機に内蔵すると共に、各
    計算機間に専用パスを設け、 各計算機は、処理装置で実行される命令にもとづいて、
    主記憶装置と自内蔵拡張記憶装置あるいは専用パスを介
    して他内蔵拡張記憶装置間でデータ転送を行い、 少くとも一つの計算機では、主記憶装置と自内蔵拡張記
    憶装置間のデータ転送用バッファと、計算機間の専用パ
    スを経由するデータ転送用バッファとを独立に動作させ
    ることを特徴とする機能分散型計算機システム。
  2. (2)各々処理装置と主記憶装置を含む複数の計算機か
    らなる計算機システムにおいて、 拡張記憶装置を分散して各計算機に内蔵すると共に、各
    計算機からアクセス可能な独立の別の拡張記憶装置を設
    け、 各計算機は、処理装置で実行される命令にもとづいて、
    主記憶装置と自内蔵拡張記憶装置あるいは独立の拡張記
    憶装置を介して他内蔵拡張記憶装置間でデータ転送を行
    うことを特徴とする機能分散型計算機システム。
  3. (3)少くとも一つの計算機では、主記憶装置と自内蔵
    拡張記憶装置間のデータ転送用バッファと、独立の拡張
    記憶装置を経由するデータ転送用バッファとを独立に動
    作させることを特徴とする請求項(2)記載の機能分散
    型計算機システム。
JP28800590A 1990-04-13 1990-10-25 機能分散型計算機システム Pending JPH0418658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28800590A JPH0418658A (ja) 1990-04-13 1990-10-25 機能分散型計算機システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9840690 1990-04-13
JP2-98406 1990-04-13
JP28800590A JPH0418658A (ja) 1990-04-13 1990-10-25 機能分散型計算機システム

Publications (1)

Publication Number Publication Date
JPH0418658A true JPH0418658A (ja) 1992-01-22

Family

ID=26439584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28800590A Pending JPH0418658A (ja) 1990-04-13 1990-10-25 機能分散型計算機システム

Country Status (1)

Country Link
JP (1) JPH0418658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003712B2 (en) 2003-02-04 2011-08-23 Sony Corporation Resin composition and process for producing resin molding
JP4795935B2 (ja) * 2003-03-17 2011-10-19 東京エレクトロン株式会社 基板を処理する処理システムおよび方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003712B2 (en) 2003-02-04 2011-08-23 Sony Corporation Resin composition and process for producing resin molding
JP4795935B2 (ja) * 2003-03-17 2011-10-19 東京エレクトロン株式会社 基板を処理する処理システムおよび方法

Similar Documents

Publication Publication Date Title
WO1994003860A1 (en) Massively parallel computer including auxiliary vector processor
JPS62208158A (ja) マルチプロセツサシステム
JPH02227730A (ja) データ処理システム
JPH0418658A (ja) 機能分散型計算機システム
JPH02500692A (ja) マルチプロセッサコンピュータにおける演算要素の統合
JPS6314241A (ja) メモリ拡張方式
JPH02197924A (ja) 中央演算処理装置
JPS59163671A (ja) ベクトル処理装置
JPH0279122A (ja) 浮動小数点演算機構
JPS59112350A (ja) プログラム監視制御方式
JP2819733B2 (ja) 情報処理装置
JP2895892B2 (ja) データ処理装置
JPS5875250A (ja) デジタル情報処理装置
JP2806690B2 (ja) マイクロプロセッサ
JPH04182750A (ja) データ処理装置
JPH05324587A (ja) 高速パイプライン処理装置
JPH0535507A (ja) 中央処理装置
JPS63216136A (ja) 多重言語処理方式
JPS6343784B2 (ja)
JPH0432952A (ja) 割込み制御装置
JPS6039265A (ja) デ−タ転送方式
JPH04172852A (ja) データ照合方式
JPH10247182A (ja) マルチプロセッサシステム
JPH0690711B2 (ja) メモリアクセス制御方式
JPH04353928A (ja) 演算処理装置