JPS6039265A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6039265A JPS6039265A JP14778183A JP14778183A JPS6039265A JP S6039265 A JPS6039265 A JP S6039265A JP 14778183 A JP14778183 A JP 14778183A JP 14778183 A JP14778183 A JP 14778183A JP S6039265 A JPS6039265 A JP S6039265A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- input
- data
- channel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、一つのチャネル装置に接続されている入出力
装置から、他のチャネル装置に接続されている入出力装
置にデータを転送する方式に関する。
装置から、他のチャネル装置に接続されている入出力装
置にデータを転送する方式に関する。
（ｂ） 技術の背景
最近のデータ処理システムの大型化に伴い、接続される
チャネル装置の数が増大化し、チャネル装置に接続され
ている入出力装置間のデータ転送も頻繁になってきてい
る。
チャネル装置の数が増大化し、チャネル装置に接続され
ている入出力装置間のデータ転送も頻繁になってきてい
る。
この場合、従来方式においては、一つの入出力装置から
他の入出力装置へのデータ転送は、ａ・ず主記憶装置を
介して行われており、その為に中央処理装置が実行する
入出力命令の数も多くなり、それだけ中央処理装置にお
けるオーバヘッドを大きくする原因となっていた。
他の入出力装置へのデータ転送は、ａ・ず主記憶装置を
介して行われており、その為に中央処理装置が実行する
入出力命令の数も多くなり、それだけ中央処理装置にお
けるオーバヘッドを大きくする原因となっていた。
然して、入出力装置間のデータ転送には、主記憶装置を
介する必然性はなく、効果的なデータ転送方式が望まれ
ていた。
介する必然性はなく、効果的なデータ転送方式が望まれ
ていた。
（Ｃ１従来技術と問題点
従来、入出力装置間のデータ転送は、総て主記憶装置を
介して行われていた。
介して行われていた。
第１図によって、従来方式による入出力装置間のデータ
転送方式を説明する。
転送方式を説明する。
この図において、１は中央処理装置（ＣＰｔｌ ） 。
２はチャネル装置で、この例では個別部（Ｃ１１） 。
と共通部（ＣＨＣ）から成っている。３はメモリ制御部
（ＭにＵ ） 、 ４は主記憶装置（ＭＥＭ ）である
。
（ＭにＵ ） 、 ４は主記憶装置（ＭＥＭ ）である
。
先ず、中央処理装置（ＣＰＩＪ ）１が２つの入出力装
置（Ａ）、（Ｂ）に対して、入出力命令を実行し、入出
力装置（Ａ）に対しては、データを読み出す位置を、入
出力装置（Ｂ）に対しては、上記データを書き込む位置
を、設定しておく必要がある。
置（Ａ）、（Ｂ）に対して、入出力命令を実行し、入出
力装置（Ａ）に対しては、データを読み出す位置を、入
出力装置（Ｂ）に対しては、上記データを書き込む位置
を、設定しておく必要がある。
この動作は、本発明の実施に関係なく必要なものである
。
。
本発明は、データ転送時の中央処理袋Ｗ （ＣＰＵ ”
）ｌにおける、入出力命令の実行に伴うオーバヘッド（
余分な入出力命令の実行と、チャネル装置からのメモリ
スチールによるオーバヘッド）を少なくしようとするも
のである。
）ｌにおける、入出力命令の実行に伴うオーバヘッド（
余分な入出力命令の実行と、チャネル装置からのメモリ
スチールによるオーバヘッド）を少なくしようとするも
のである。
今、中央処理装置（ＣＰＵ ） １がチャネル装置（ａ
）２に接続されている入出力装置（Ａ）に対して入出力
命令を実行したとすると、千十ネル装置２はコマンドア
ドレス語（ＣＩＶ ）が示すコマンドアドレスからチャ
ネルコマンド語（ＣＣＷ ）を読み出し、該コマンドを
実行して、入出力装置（Ａ）からメモリ制御部（ＭＣＩ
’） ３を経由して、主記憶装置（ＭＩＥＭ ） ４
のチャネルコマンド語（ＣＣＷ ）が示す、特定のアド
レスに対してデータが転送される。
）２に接続されている入出力装置（Ａ）に対して入出力
命令を実行したとすると、千十ネル装置２はコマンドア
ドレス語（ＣＩＶ ）が示すコマンドアドレスからチャ
ネルコマンド語（ＣＣＷ ）を読み出し、該コマンドを
実行して、入出力装置（Ａ）からメモリ制御部（ＭＣＩ
’） ３を経由して、主記憶装置（ＭＩＥＭ ） ４
のチャネルコマンド語（ＣＣＷ ）が示す、特定のアド
レスに対してデータが転送される。
次に、同様にして、中央処理装置（ＣＰＵ ） Ｉがチ
ャネル装置（ｂ）２に接続されている入出力装置（Ｂ）
に対して入出力命令を実行し、主記憶装置（ＭＥＭ ）
４の上記特定アドレスに格納されているデータを、入
出力装置（Ｂ）に転送することにより、入出力装置間の
データ転送が完了することになる。
ャネル装置（ｂ）２に接続されている入出力装置（Ｂ）
に対して入出力命令を実行し、主記憶装置（ＭＥＭ ）
４の上記特定アドレスに格納されているデータを、入
出力装置（Ｂ）に転送することにより、入出力装置間の
データ転送が完了することになる。
この場合、中央処理装置（ＣＰＵ ） １は入出力装置
（Ａ）から主記憶装置（ＭＥｌ’！ ） ４へのデータ
転送の為の入出力命令と、主記憶装置（ＭＥＭ ） ４
から入出力装置（Ｂ）に対するデータ転送の為の入出力
命令という、２つの入出力命令を実行したことになり、
この入出力装置間のデータ転送が−っの入出力命令で実
行できれば、それだけ中央処理装置（ＣＰＵ ） Ｉで
のオーバヘッドは少なくすることができる。
（Ａ）から主記憶装置（ＭＥｌ’！ ） ４へのデータ
転送の為の入出力命令と、主記憶装置（ＭＥＭ ） ４
から入出力装置（Ｂ）に対するデータ転送の為の入出力
命令という、２つの入出力命令を実行したことになり、
この入出力装置間のデータ転送が−っの入出力命令で実
行できれば、それだけ中央処理装置（ＣＰＵ ） Ｉで
のオーバヘッドは少なくすることができる。
又、中央処理袋Ｎ（ＣＰＵ ）１とチャネル装置２とは
非同期で動作している為、主記憶装置（’ＨＥＭ）４に
対するメモリアクセスは互いに競合することになり、一
方の装置がアクセス中は、他の装置は待ち合わせの状態
となる。然して、一般にはチャネル装置からのメモリア
クセスは、所謂メモリスチールで行っているので、実質
的にはチャネル装置優先となり、中央処理装置の処理能
力を低下させる要因となっていた。この傾向は、前述の
ようにチャネル装置が増加すると益々大きくなる問題が
あった。
非同期で動作している為、主記憶装置（’ＨＥＭ）４に
対するメモリアクセスは互いに競合することになり、一
方の装置がアクセス中は、他の装置は待ち合わせの状態
となる。然して、一般にはチャネル装置からのメモリア
クセスは、所謂メモリスチールで行っているので、実質
的にはチャネル装置優先となり、中央処理装置の処理能
力を低下させる要因となっていた。この傾向は、前述の
ようにチャネル装置が増加すると益々大きくなる問題が
あった。
＋ｄｌ 発明の目的
本発明は上記従来の欠点に鑑み、入出力装置間のデータ
転送を行うのに、主記憶装置を介さないデータ転送方式
を提供することを目的とするものである。
転送を行うのに、主記憶装置を介さないデータ転送方式
を提供することを目的とするものである。
（ｅｌ 発明の構成
そしてこの目的は、本発明によれば、中央処理装置と主
記憶装置及びチャネル装置とで構成されるデータ処理シ
ステムにおいて、チャネルコマンド語のデータアドレス
部で指定できるデータ転送用記憶装置を設け、一つのチ
ャネル装置が該コマンドを実行することにより、該チャ
ネル装置に接続されている入出力装置から、上記データ
転送用記憶装置にデータを転送し、該データ転送用記憶
装置に接続されている他のチャネル装置を経由して、他
の入出力装置にデータを転送する方法を提供することに
よって達成され、入出力装置間のデータ転送中は、主記
憶装置に対する負荷が無い為、中央処理装置の処理能力
を向上できる利点がある。又上記データ転送用記憶装置
を、チャネル装置毎に設けることにより、該データ転送
用記憶装置に対する負荷が軽減され、チャネル装置の処
理能力を向上できる効果がある。
記憶装置及びチャネル装置とで構成されるデータ処理シ
ステムにおいて、チャネルコマンド語のデータアドレス
部で指定できるデータ転送用記憶装置を設け、一つのチ
ャネル装置が該コマンドを実行することにより、該チャ
ネル装置に接続されている入出力装置から、上記データ
転送用記憶装置にデータを転送し、該データ転送用記憶
装置に接続されている他のチャネル装置を経由して、他
の入出力装置にデータを転送する方法を提供することに
よって達成され、入出力装置間のデータ転送中は、主記
憶装置に対する負荷が無い為、中央処理装置の処理能力
を向上できる利点がある。又上記データ転送用記憶装置
を、チャネル装置毎に設けることにより、該データ転送
用記憶装置に対する負荷が軽減され、チャネル装置の処
理能力を向上できる効果がある。
（ｆｌ 発明の実施例
本発明の主旨を要約すると、各チャネル装置が実行する
チャネルコマンドｉ！ （ＣＣＷ ）のデータアドレス
部で指定できる、データ転送用記憶装置（以下ＴＢＦと
いう）を設け、入出力間のデータ転送を、入出力装置（
Ａ）−６チヤネル装置（ａ ）→ＴＢＦ−ｂチャネル装
置（ｂ）−６人出力装置（Ｂ）のルートで行わせるもの
である。
チャネルコマンドｉ！ （ＣＣＷ ）のデータアドレス
部で指定できる、データ転送用記憶装置（以下ＴＢＦと
いう）を設け、入出力間のデータ転送を、入出力装置（
Ａ）−６チヤネル装置（ａ ）→ＴＢＦ−ｂチャネル装
置（ｂ）−６人出力装置（Ｂ）のルートで行わせるもの
である。
従って、本発明を実施した場合、チャネル装置を経由し
た入出力装置間のデータ転送は、主記憶装置に対するア
クセスは全く無いので、中央処理装置からの主記憶装置
に対するアクセスを擾乱することがない。
た入出力装置間のデータ転送は、主記憶装置に対するア
クセスは全く無いので、中央処理装置からの主記憶装置
に対するアクセスを擾乱することがない。
以下本発明の実施例を図面によって詳述する。
第２図は、上記ＴＢＦが主記憶装置と同格の位置に設け
られている場合を示し、第３図は、該ＴＢＦが各チャネ
ル装置内に設けられている場合を示し、第４図は該ＴＢ
Ｆを複数のチャネル装置に共通に設けた場合を示してい
る。
られている場合を示し、第３図は、該ＴＢＦが各チャネ
ル装置内に設けられている場合を示し、第４図は該ＴＢ
Ｆを複数のチャネル装置に共通に設けた場合を示してい
る。
いずれの場合においても、一つのチャネルコマンド語に
よって、制御される手順は同じであるので、以下おいて
は、第２図の実施例によって、本発明の詳細な説明する
。
よって、制御される手順は同じであるので、以下おいて
は、第２図の実施例によって、本発明の詳細な説明する
。
第２図において、１〜４は第１図で説明したものと同じ
ものであり、５が本発明を実施する場合に必要なＴＢＦ
である。
ものであり、５が本発明を実施する場合に必要なＴＢＦ
である。
今、中央処理装置１が一つのチャネル装置（ａ）２に接
続されている入出力装置（Ａ）に対して、入出力命令を
実行することによって、該チャネル装置（ａ）２は主記
憶装置（ＭＥＭ ） ４にあるシステムエリアからコマ
ンドアドレス語（ＣＡＷ ）を読み出し、そのアドレス
に従って、チャネルコマンド語（以下ＣＣＷという）を
読み出す。
続されている入出力装置（Ａ）に対して、入出力命令を
実行することによって、該チャネル装置（ａ）２は主記
憶装置（ＭＥＭ ） ４にあるシステムエリアからコマ
ンドアドレス語（ＣＡＷ ）を読み出し、そのアドレス
に従って、チャネルコマンド語（以下ＣＣＷという）を
読み出す。
この時、該ＣＣ葬のデータアドレス部が、上記ＴＢＦ５
を指定している場合、本チャネル装置（ａ ）２はデー
タ転送先を、上記ＴＢＦ ５と見て入出力動作を行うの
で、主記憶装置（ＭＥＭ ） ４に対して何等のアクセ
スを行うこともなく、上記ＴＢＦ Ｓ内の記憶部にデー
タを格納することができる。
を指定している場合、本チャネル装置（ａ ）２はデー
タ転送先を、上記ＴＢＦ ５と見て入出力動作を行うの
で、主記憶装置（ＭＥＭ ） ４に対して何等のアクセ
スを行うこともなく、上記ＴＢＦ Ｓ内の記憶部にデー
タを格納することができる。
次に、該ＴＢＦ ５はチャネル装置（ｂ）２に対して入
出力命令を実行するように動作し、該ＴＢＦ Ｓ内の記
憶部から、チャネル装置（ｂ）２に接続されている入出
力装置（Ｂ）にデータを転送させるＣＣＷをチャネル装
置（ｂ）２に送出し、該ＣＣＨの実行指示を与える。
出力命令を実行するように動作し、該ＴＢＦ Ｓ内の記
憶部から、チャネル装置（ｂ）２に接続されている入出
力装置（Ｂ）にデータを転送させるＣＣＷをチャネル装
置（ｂ）２に送出し、該ＣＣＨの実行指示を与える。
チャネル装置（ｂ）２は該Ｃ（Ｊに従って、ＴＢＦ５の
記憶部からデータを読み出し、入出力装置（Ｂ）に転送
するように動作する。
記憶部からデータを読み出し、入出力装置（Ｂ）に転送
するように動作する。
このようにして、ＣＣＷ内のデータアドレス部で指定で
きるＴＢＦ ５を設けることにより、恰もＴＢＦｓ内の
記１．ａ部が主記憶装置の特定エリアとして機能し、更
にＴＢＦ ５が山内の上記記憶部から、入出力装置にデ
ータを転送するＣＣ−をチャネル装置に送出するように
動作することにより、主記憶装置を介さないデータ転送
が可能となるのである。
きるＴＢＦ ５を設けることにより、恰もＴＢＦｓ内の
記１．ａ部が主記憶装置の特定エリアとして機能し、更
にＴＢＦ ５が山内の上記記憶部から、入出力装置にデ
ータを転送するＣＣ−をチャネル装置に送出するように
動作することにより、主記憶装置を介さないデータ転送
が可能となるのである。
第３図の実施例では、前記ＴＢＰ ５を各チャネル装置
２に設けている点が、第２図の実施例と異なるのみであ
り、チャネル装置２とＴＢＦ ５との間のデータ転送方
法は全く同じである。
２に設けている点が、第２図の実施例と異なるのみであ
り、チャネル装置２とＴＢＦ ５との間のデータ転送方
法は全く同じである。
唯、この実施例においては、例えば一つのチャネル装置
（ａ ）を構成している各個別部（ＣＩ＋）に接続され
ている入出力装置（Ａ）、（Ｂ）間のデータ転送にり１
してのみ、本発明を実施することができるが１、各チャ
ネル装置（ａ）、（ｂ）の個別部（Ｃ１１）に接続され
ている入出力装置間のデータ転送に対しては、従来通り
主記憶装置を介して行う必要がある。
（ａ ）を構成している各個別部（ＣＩ＋）に接続され
ている入出力装置（Ａ）、（Ｂ）間のデータ転送にり１
してのみ、本発明を実施することができるが１、各チャ
ネル装置（ａ）、（ｂ）の個別部（Ｃ１１）に接続され
ている入出力装置間のデータ転送に対しては、従来通り
主記憶装置を介して行う必要がある。
然し、本実施例においては、前述のように一つのチャネ
ル装置の各個別部（Ｃ１１）に接続されている入出力装
置間のデータ転送に限定されるので、ＴＢＦに対するア
クセスが軽減され、チャネル装置の処理能力が向上する
利点がある。
ル装置の各個別部（Ｃ１１）に接続されている入出力装
置間のデータ転送に限定されるので、ＴＢＦに対するア
クセスが軽減され、チャネル装置の処理能力が向上する
利点がある。
第４図の実施例では、前記ＴＢＦ ５を各チャネル装置
２に共通に、然も主記憶装置（ＭＥＭ ）４とは独立に
設けている点が、第２図、第３図の実施例と異なってい
る。その為、第２図で示した例では、ＴＢＦ ５はメモ
リ制御部（ＭＣＬＩ ＞を経由して設けられていたが、
本実施例においてはマルチプレクス機能を有するデータ
転送用記憶制御部（ＴＢＧ ） ５１を通してＴＢＦ
５を接続している。
２に共通に、然も主記憶装置（ＭＥＭ ）４とは独立に
設けている点が、第２図、第３図の実施例と異なってい
る。その為、第２図で示した例では、ＴＢＦ ５はメモ
リ制御部（ＭＣＬＩ ＞を経由して設けられていたが、
本実施例においてはマルチプレクス機能を有するデータ
転送用記憶制御部（ＴＢＧ ） ５１を通してＴＢＦ
５を接続している。
従って、第３図の実施例では、一つのチャネル装置（ａ
）又は（ｂ）の各個別部（ＣＩ＋）に接続されている
入出力装置間でしかデータ転送ができなかったが、本実
施例では、第２図の実施例と同しように、各チャネル装
置（ａ）、（ｂ）に接続されている入出力装置間でデー
タ転送ができる。
）又は（ｂ）の各個別部（ＣＩ＋）に接続されている
入出力装置間でしかデータ転送ができなかったが、本実
施例では、第２図の実施例と同しように、各チャネル装
置（ａ）、（ｂ）に接続されている入出力装置間でデー
タ転送ができる。
（ｇｌ 発明の効果
以上、詳細に説明したように、本発明のデータ転送方式
は、各チャネル装置で実行するチャネルコマンド語のデ
ータアドレス部で指定できるデータ転送用記憶装置（Ｔ
ＢＦ ）を、上記チャネルコマンド語を実行する上で、
主記憶装置と同格の位置に設けて、恰も主記憶装置の特
定エリアと入出力装置間でデータ転送するように制御さ
れ、且つ中央処理装置からの主記憶装置に対するメモリ
アクセスとは無関係にデータ転送ができるので、主記憶
装置に対する負荷が軽減され、中央処理装置の処理能力
を向上させる効果がある。又本データ転送用記憶装置（
ＴＢＦ ）がチャネル装置毎に設けられた場合には、該
データ転送用記憶装置に対するアクセスが軽減され、チ
ャネル装置の処理能力を向上させる効果もある。
は、各チャネル装置で実行するチャネルコマンド語のデ
ータアドレス部で指定できるデータ転送用記憶装置（Ｔ
ＢＦ ）を、上記チャネルコマンド語を実行する上で、
主記憶装置と同格の位置に設けて、恰も主記憶装置の特
定エリアと入出力装置間でデータ転送するように制御さ
れ、且つ中央処理装置からの主記憶装置に対するメモリ
アクセスとは無関係にデータ転送ができるので、主記憶
装置に対する負荷が軽減され、中央処理装置の処理能力
を向上させる効果がある。又本データ転送用記憶装置（
ＴＢＦ ）がチャネル装置毎に設けられた場合には、該
データ転送用記憶装置に対するアクセスが軽減され、チ
ャネル装置の処理能力を向上させる効果もある。
第１図は入出力装置間のデータ転送を従来の方式で行う
場合を説明する図、第２図は本発明の一実施例をブロッ
ク図で示した図で、特に本発明を実施するのに必要なデ
ータ転送用記憶装置を主記憶装置と同格の位置に設けた
場合を示した図、第３図は本発明の他の実施例をブロッ
ク図で示した図で、上記データ転送用記憶装置を、各チ
ャネル装置に設けた場合を示した図、第４図は本発明の
他の実施例をブロック図で示した図で、上記データ転送
用記憶装置を、チャネル装置に共通に設けた場合を示し
た図である。 図面において、１は中央処理装置（ＣＰＵ ） 、 ２
はチャネル装置、３はメモリ制御部（ＭＣＵ ） 、
４は主記憶装置（ＭＥＭ ） 、 ５はデータ転送用記
憶部（ＴＢＦ ） 、 ５１はデータ転送用記憶制御部
（ＴＢＣ） 。 をそれぞれ示す。
場合を説明する図、第２図は本発明の一実施例をブロッ
ク図で示した図で、特に本発明を実施するのに必要なデ
ータ転送用記憶装置を主記憶装置と同格の位置に設けた
場合を示した図、第３図は本発明の他の実施例をブロッ
ク図で示した図で、上記データ転送用記憶装置を、各チ
ャネル装置に設けた場合を示した図、第４図は本発明の
他の実施例をブロック図で示した図で、上記データ転送
用記憶装置を、チャネル装置に共通に設けた場合を示し
た図である。 図面において、１は中央処理装置（ＣＰＵ ） 、 ２
はチャネル装置、３はメモリ制御部（ＭＣＵ ） 、
４は主記憶装置（ＭＥＭ ） 、 ５はデータ転送用記
憶部（ＴＢＦ ） 、 ５１はデータ転送用記憶制御部
（ＴＢＣ） 。 をそれぞれ示す。
Claims (1)
- 中央処理装置と主記憶装置及びチャネル装置とで構成さ
れるデータ処理システムにおいて、チャネルコマンド語
のデータアドレス部で指定できるデータ転送用記憶装置
を設け、一つのチャネル装置が該コマンドを実行するこ
とにより、該チャネル装置に接続されている入出力装置
から、上記データ転送用記憶装置にデータを転送し、該
データ転送用記憶装置に接続されている他のチャネル装
置を経由して、他の入出力装置にデータを転送すること
を特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778183A JPS6039265A (ja) | 1983-08-12 | 1983-08-12 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778183A JPS6039265A (ja) | 1983-08-12 | 1983-08-12 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039265A true JPS6039265A (ja) | 1985-03-01 |
Family
ID=15438041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14778183A Pending JPS6039265A (ja) | 1983-08-12 | 1983-08-12 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111769A (ja) * | 1985-11-11 | 1987-05-22 | Oki Electric Ind Co Ltd | 印刷方式 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123633A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Information transfer system |
| JPS55105729A (en) * | 1979-02-07 | 1980-08-13 | Toshiba Corp | Data processing unit |
| JPS56114026A (en) * | 1980-02-13 | 1981-09-08 | Toshiba Corp | Data processor |
| JPS578829A (en) * | 1980-06-20 | 1982-01-18 | Hitachi Ltd | Input and output controller |
| JPS5759219A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Data processing system |
| JPS585823A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | チヤネル処理装置 |
-
1983
- 1983-08-12 JP JP14778183A patent/JPS6039265A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123633A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Information transfer system |
| JPS55105729A (en) * | 1979-02-07 | 1980-08-13 | Toshiba Corp | Data processing unit |
| JPS56114026A (en) * | 1980-02-13 | 1981-09-08 | Toshiba Corp | Data processor |
| JPS578829A (en) * | 1980-06-20 | 1982-01-18 | Hitachi Ltd | Input and output controller |
| JPS5759219A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Data processing system |
| JPS585823A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | チヤネル処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111769A (ja) * | 1985-11-11 | 1987-05-22 | Oki Electric Ind Co Ltd | 印刷方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3728682A (en) | Computer input-output chaining system | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPH01125644A (ja) | データ転送装置 | |
| JPH07160655A (ja) | メモリアクセス方式 | |
| JPH0424733B2 (ja) | ||
| JPS59123974A (ja) | ベクトルデ−タ記憶制御方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPH0317143B2 (ja) | ||
| JPS61153728A (ja) | 磁気記憶装置の高速制御方式 | |
| JPH06348656A (ja) | プロセッサ間データ転送方法 | |
| JPS58103039A (ja) | デ−タベ−スシステム | |
| JPS5854478A (ja) | 主記憶制御方法 | |
| JPS635460A (ja) | 並列計算機 | |
| JPS5920031A (ja) | デ−タ転送装置 | |
| JPH05197610A (ja) | 主記憶プリポート制御方式 | |
| JPS63132368A (ja) | マルチプロセサの割込み方式 | |
| JPH0467240A (ja) | データ処理装置 | |
| JPH0247751A (ja) | チャネル制御方式 | |
| JPH0457145A (ja) | マルチプロセッサシステム | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPH08161253A (ja) | Ｄｍａ制御方法およびｄｍａ制御装置 | |
| JPH0775017B2 (ja) | メモリ・アクセス方式 | |
| JPS61273659A (ja) | デ−タ処理方式 |