JPH06348656A - プロセッサ間データ転送方法 - Google Patents

プロセッサ間データ転送方法

Info

Publication number
JPH06348656A
JPH06348656A JP15818893A JP15818893A JPH06348656A JP H06348656 A JPH06348656 A JP H06348656A JP 15818893 A JP15818893 A JP 15818893A JP 15818893 A JP15818893 A JP 15818893A JP H06348656 A JPH06348656 A JP H06348656A
Authority
JP
Japan
Prior art keywords
data
buffer
read
written
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15818893A
Other languages
English (en)
Inventor
Toshiya Morita
敏哉 森田
Katsumi Morikawa
勝美 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP15818893A priority Critical patent/JPH06348656A/ja
Publication of JPH06348656A publication Critical patent/JPH06348656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 トータル的にみたデータの転送スピードの向
上を図る。 【構成】 デュアルポートRAM上に2重バッファ制御
データ領域3’-1とバッファA,バッファBを定義す
る。領域3’-1において、新/旧データ判別用方向フラ
グ3’-11 は、「0」であればバッファBに、「1」で
あればバッファAに、最新のデータが格納されているこ
とを示す。リード中宣言フラグ3’-14 は、「01」に
よりバッファAを、「10」によりバッファBを、リー
ド中であることを宣言する。サブプロセッサが上記RA
Mを介してメインプロセッサへデータを転送する場合、
メインプロセッサは、フラグ3’-11 を参照として、一
方のバッファから最新のデータを読み出す。サブプロセ
ッサは、フラグ3’-11 ,リード中宣言フラグ3’-14
を参照として、他方のリード中でないバッファに新デー
タを格納する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、サブプロセッサ(メ
インプロセッサ)からメインプロセッサ(サブプロセッ
サ)へのデータの転送をデュアルポートRAMを介して
行う場合に適用して好適なプロセッサ間データ転送方法
に関するものである。
【0002】
【従来の技術】従来より、この種のプロセッサ間データ
転送方法では、デュアルポートRAM上にバッファ読出
し可能フラグと単一のバッファ(データ領域)を定義し
ていた。図9は従来のプロセッサ間データ転送方法を適
用してなる装置の構成図である。同図において、1はサ
ブプロセッサ、2はメインプロセッサ、3はデュアルポ
ートRAM、4はサブプロセッサ1側のローカルメモ
リ、5はメインプロセッサ2側のローカルメモリであ
る。デュアルポートRAM3上には、図10に示すよう
に、バッファ読出し可能フラグ3−1と単一のバッファ
3−2が定義されている。バッファ読出し可能フラグ3
−1は、バッファ3−2内のデータの読出し(書き込
み)が可能か否かを示し、「0」であれば「読出し不可
(書き込み可能)」、「1」であれば「読出し可能(書
き込み不可)」を示す。この装置において、例えば、サ
ブプロセッサ1が、ローカルメモリ4内のデータを逐次
読出し、デュアルポートRAM3を介してメインプロセ
ッサ2へ転送する場合を考えてみる。この場合、サブプ
ロセッサ1は、バッファ読出し可能フラグ3−1をチェ
ックし(図11に示すステップ111)、バッファ読出
し可能フラグ3−1が「0」となるまで待機する。バッ
ファ読出し可能フラグ3−1が「0」となれば、バッフ
ァ3−2へのデータの書き込みが可能であるとして、バ
ッファ3−2のトップアドレスにローカルメモリ4から
読出したデータを書き込み(ステップ112)、バッフ
ァ読出し可能フラグ3−1をセットして「1」とする
(ステップ113)。一方、メインプロセッサ2は、バ
ッファ読出し可能フラグ3−1をチェックし(図12に
示すステップ121)、バッファ読出し可能フラグ3−
1が「1」となるまで待機する。バッファ読出し可能フ
ラグ3−1が「1」となれば、バッファ3−2からのデ
ータの読出しが可能であるとして、バッファ3−2のト
ップアドレスからデータを読出し(ステップ122)、
バッファ読出し可能フラグ3−1をクリアして「0」と
する(ステップ123)。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のプロセッサ間データ転送方法によると、メイ
ンプロセッサ2がバッファ3−2からデータを読出すま
での間、すなわちバッファ読出し可能フラグ3−1が
「0」とされるまで、サブプロセッサ1はバッファ3−
2へデータを書き込むことがでない。また、メインプロ
セッサ2は、バッファ3−2内へデータが書き込まれる
までの間、バッファ3−2からデータを読出すことがで
きない。このため、従来においては、サブプロセッサ1
およびメインプロセッサ2の処理が停滞し、トータル的
にみてデータの転送スピードが遅くなるという問題があ
った。なお、上述においては、サブプロセッサ1からメ
インプロセッサ2へデータを転送する場合について考え
たが、メインプロセッサ2からサブプロセッサ1へデー
タを転送する場合にも同様の問題が生じる。
【0004】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、プロセッサ
の処理の停滞をなくし、トータル的にみてデータの転送
スピードの向上を図ることのできるプロセッサ間データ
転送方法を提供することにある。
【0005】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、第1のプロセッサから第2のプ
ロセッサへのデータの転送をデュアルポートRAM等の
記憶媒体を介して行うプロセッサ間データ転送方法にお
いて、記憶媒体上に複数のバッファと多重バッファ制御
データ領域とを定義したうえ、第2のプロセッサが、多
重バッファ制御データ領域に書き込まれた制御データに
基づいて、記憶媒体上の最新データの書き込まれたバッ
ファよりその最新データを読出し、第1のプロセッサ
が、多重バッファ制御データ領域に書き込まれた制御デ
ータに基づき、記憶媒体上の旧データの書き込まれたバ
ッファに新データを書き込むものとしている。
【0006】
【作用】したがってこの発明によれば、第2のプロセッ
サが最新データの書き込まれたバッファより最新データ
を読出している間に、旧データの書き込まれたバッファ
へ第1のプロセッサが新データを書き込むものとすれ
ば、この新データが次の最新データとして第2のプロセ
ッサにより読出される。
【0007】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。
【0008】〔実施例1〕図2はこの発明の第1実施例
を適用してなる装置の構成図である。同図において図9
と同一符号は同一或いは同等構成要素を示す。本実施例
においては、デュアルポートRAM3’上に、図1に示
すように、2重バッファ制御データ領域3’−1と第1
のバッファ3’−2(以下、バッファAと呼ぶ)および
第2のバッファ3’−3(以下、バッファBと呼ぶ)を
定義している。
【0009】2重バッファ制御データ領域3’−1は、
新/旧データ判別用方向フラグ3’−11と、A側書込
みデータ番号部3’−12と、B側書込みデータ番号部
3’−13と、リード中宣言(A/B)フラグ3’−1
4と、A側前回読出しデータ番号部3’−15と、B側
前回読出しデータ番号部3’−16とからなる。
【0010】新/旧データ判別用方向フラグ3’−11
は、バッファA,Bのどちらに最新のデータが格納され
ているかを示し、「0」であればバッファBに、「1」
であればバッファAに最新のデータが格納されているこ
とを示す。A側書込みデータ番号部3’−12にはバッ
ファAに書き込まれたデータの順番(書込みデータ番
号)が書き込まれる。B側書込みデータ番号部3’−1
3にはバッファBに書き込まれたデータの順番(書込み
データ番号)が書き込まれる。リード中宣言フラグ3’
−14はバッファA,Bのいずれかをリード中であるこ
とを宣言し、「01」によりバッファAをリード中であ
ることを宣言し、「10」によりバッファBをリード中
であることを宣言する。A側前回読出しデータ番号部
3’−15にはバッファAより前回読出されたデータの
書込みデータ番号が書き込まれる。B側前回読出しデー
タ番号部3’−16にはバッファBより前回読出された
データの書込みデータ番号が書き込まれる。なお、A側
前回読出しデータ番号部3’−15およびB側前回読出
しデータ番号部3’−16は、メインプロセッサ2側の
ローカルメモリ5内に定義してもよい。
【0011】この装置において、例えば、サブプロセッ
サ1が、ローカルメモリ4内のデータを逐次読出し、デ
ュアルポートRAM3’を介してメインプロセッサ2へ
転送する場合について考えてみる。
【0012】今、すでに、図4に示すフローチャートに
従い、サブプロセッサ1がバッファAまたはBに最新の
データを設定しているものとする。この場合、メインプ
ロセッサ2は、新/旧データ判別用方向フラグ3’−1
1をチェックする(図3に示すステップ300)。新/
旧データ判別用方向フラグ3’−11が「1」であれ
ば、バッファAに最新のデータが格納されているものと
判断し(ステップ301)、ステップ302へ進む。新
/旧データ判別用方向フラグ3’−11が「0」であれ
ば、バッファBに最新のデータが格納されているものと
判断し(ステップ301)、ステップ306へ進む。
【0013】ステップ302では、リード中宣言フラグ
3’−14を「01」としてセットし、バッファA側か
らデータを読出すことを宣言する。そして、A側書込み
データ番号部3’−12に書き込まれている書込みデー
タ番号をレジスタMR6へ呼び出し(ステップ30
3)、A側前回読出しデータ番号部3’−15に書き込
まれている前回読出しデータ番号をレジスタMR5へ呼
び出し(ステップ304)、バッファAを読出し対象バ
ッファとして定める(ステップ305)。
【0014】ステップ306では、リード中宣言フラグ
3’−14を「10」としてセット、バッファB側から
データを読出すことを宣言する。そして、B側書込みデ
ータ番号部3’−13に書き込まれている書込みデータ
番号をレジスタMR6へ呼び出し(ステップ307)、
B側前回読出しデータ番号部3’−16に書き込まれて
いる前回読出しデータ番号をレジスタMR5へ呼び出し
(ステップ308)、バッファBを読出し対象バッファ
として定める(ステップ309)。
【0015】そして、レジスタMR6に呼び出された書
込みデータ番号とレジスタMR5に呼び出された前回読
出しデータ番号とを比較し(ステップ310,31
1)、書込みデータ番号と前回読出しデータ番号とが等
しくなければ、データに変化があったものとして、ステ
ップ312へ進む。ステップ312では、ステップ30
5または309にて読出し対象とされたバッファより、
そのトップアドレスのデータ(最新データ)を読出す。
【0016】そして、レジスタMR6に呼び出されてい
る書込みデータ番号を前回読出しデータ番号として、読
出し対象バッファ側の前回読出しデータ番号部に書き込
み(ステップ313)、リード中宣言フラグ3’−14
をクリアして「00」とする(ステップ314)。
【0017】なお、ステップ311において、書込みデ
ータ番号と前回読出しデータ番号とが等しければ、デー
タに変化がなかったものとして、直ちにリード中宣言フ
ラグ3’−14をクリアする(ステップ315)。
【0018】一方、サブプロセッサ1は、新/旧データ
判別用方向フラグ3’−11をチェックし(図4に示す
ステップ401)、どのバッファに旧データが格納され
ているかを判断する(ステップ402)。すなわち、新
/旧データ判別用方向フラグ3’−11が「0」であれ
ば、バッファAに旧データが格納されているものと判断
してステップ403へ進み、新/旧データ判別用方向フ
ラグ3’−11が「1」であれば、バッファBに旧デー
タが格納されているものと判断してステップ407へ進
む。
【0019】ステップ403では、メインプロセッサ2
がバッファAをリード中であるか否か、すなわちリード
中宣言フラグ3’−14が「01」であるか否かをチェ
ックする。バッファAがリード中でなければ、A側書込
みデータ番号部3’−12に書き込まれている書込みデ
ータ番号をレジスタSR5へ呼び出し(ステップ40
4)、バッファAを書き込み対象バッファとして定める
(ステップ405)。
【0020】ステップ407では、メインプロセッサ2
がバッファBをリード中であるか否か、すなわちリード
中宣言フラグ3’−14が「10」であるか否かをチェ
ックする。バッファBがリード中でなければ、B側書込
みデータ番号部3’−13に書き込まれている書込みデ
ータ番号をレジスタSR5へ呼び出し(ステップ40
8)、バッファBを書き込み対象バッファとして定める
(ステップ409)。
【0021】そして、ステップ410へ進み、ステップ
405または409にて書き込み対象とされたバッファ
のトップアドレスに新データを書き込む(ステップ41
0)。そして、レジスタSR5に呼び出されている書込
みデータ番号に「1」を加え、これを新たなる書込みデ
ータ番号として書き込み対象バッファ側の書込みデータ
番号部へ書き込み(ステップ411)、新/旧データ判
別用方向フラグ3’−11を反転してバッファA,Bの
新旧を反転させる(ステップ412)。
【0022】〔実施例2〕図5はこの発明の第2実施例
を適用してなる装置の構成図である。同図において図2
と同一符号は同一或いは同等構成要素を示す。本実施例
においては、デュアルポートRAM3”上に、図6に示
すように、3重バッファ制御データ領域3”−1と第1
のバッファ3”−2(以下、バッファAと呼ぶ),第2
のバッファ3”−3(以下、バッファBと呼ぶ)および
第3のバッファ3”−4(以下、バッファCと呼ぶ)を
定義している。
【0023】3重バッファ制御データ領域3”−1は、
新/旧データ判別用データ部3”−11と、A側書込み
データ番号部3”−12と、B側書込みデータ番号部
3”−13と、C側書込みデータ番号部3”−14と、
リード中宣言(A/B/C)フラグ3”−15と、A側
前回読出しデータ番号部3”−16と、B側前回読出し
データ番号部3”−17と、C側前回読出しデータ番号
部3”−18とからなる。
【0024】新/旧データ判別用データ部3”−11に
はバッファA,B,Cの新旧の順を示すデータが書き込
まれる。この新/旧データ判別用データ部3”−11に
書き込まれるデータが「00h」であれば「A(最
新),B(次新),C(最古)」の順で新しいデータが
書き込まれていることを示し、「01h」であれば
「B,C,A」の順で新しいデータが書き込まれている
ことを示し、「02h」であれば「C,A,B」の順で
新しいデータが書き込まれていることを示す。
【0025】A側書込みデータ番号部3”−12にはバ
ッファAに書き込まれたデータの順番(書込みデータ番
号)が書き込まれる。B側書込みデータ番号部3”−1
3にはバッファBに書き込まれたデータの順番(書込み
データ番号)が書き込まれる。C側書込みデータ番号部
3”−14にはバッファCに書き込まれたデータの順番
(書込みデータ番号)が書き込まれる。リード中宣言フ
ラグ3”−15はバッファA,B,Cのいずれかをリー
ド中であることを宣言し、「001」によりバッファA
をリード中であることを宣言し、「010」によりバッ
ファBをリード中であることを宣言し、「100」によ
りバッファCをリード中であることを宣言する。A側前
回読出しデータ番号部3”−16にはバッファAより前
回読出されたデータの書込みデータ番号が書き込まれ
る。B側前回読出しデータ番号部3”−17にはバッフ
ァBより前回読出されたデータの書込みデータ番号が書
き込まれる。C側前回読出しデータ番号部3”−18に
はバッファCより前回読出されたデータの書込みデータ
番号が書き込まれる。なお、A側前回読出しデータ番号
部3”−16,B側前回読出しデータ番号部3”−17
およびC側前回読出しデータ番号部3”−18は、メイ
ンプロセッサ2側のローカルメモリ5内に定義してもよ
い。
【0026】この装置において、例えば、サブプロセッ
サ1が、ローカルメモリ4内のデータを逐次読出し、デ
ュアルポートRAM3”を介してメインプロセッサ2へ
転送する場合について考えてみる。
【0027】今、すでに、図8に示すフローチャートに
従い、サブプロセッサ1がバッファAまたはBまたはC
に最新のデータを設定しているものとする。この場合、
メインプロセッサ2は、新/旧データ判別用データ部
3”−11に書き込まれている新/旧データ判別用デー
タをチェックする(図7に示すステップ701)。新/
旧データ判別用データが「00h」であれば、バッファ
Aに最新のデータが格納されているものと判断し(ステ
ップ702)、ステップ703へ進む。新/旧データ判
別用データが「01h」であれば、バッファBに最新の
データが格納されているものと判断し(ステップ70
7)、ステップ708へ進む。新/旧データ判別用デー
タが「00h」でも「01h」でもなければ、すなわち
「02h」であれば、バッファCに最新のデータが格納
されているものと判断し、ステップ712へ進む。
【0028】ステップ703では、リード中宣言フラグ
3”−15を「001」としてセットし、バッファA側
からデータを読出すことを宣言する。そして、A側書込
みデータ番号部3”−12に書き込まれている書込みデ
ータ番号をレジスタMR6へ呼び出し(ステップ70
4)、A側前回読出しデータ番号部3”−16に書き込
まれている前回読出しデータ番号をレジスタMR5へ呼
び出し(ステップ705)、バッファAを読出し対象バ
ッファとして定める(ステップ706)。
【0029】ステップ708では、リード中宣言フラグ
3”−15を「010」としてセット、バッファB側か
らデータを読出すことを宣言する。そして、B側書込み
データ番号部3”−13に書き込まれている書込みデー
タ番号をレジスタMR6へ呼び出し(ステップ70
9)、B側前回読出しデータ番号部3”−17に書き込
まれている前回読出しデータ番号をレジスタMR5へ呼
び出し(ステップ710)、バッファBを読出し対象バ
ッファとして定める(ステップ711)。
【0030】ステップ712では、リード中宣言フラグ
3”−15を「100」としてセット、バッファC側か
らデータを読出すことを宣言する。そして、C側書込み
データ番号部3”−14に書き込まれている書込みデー
タ番号をレジスタMR6へ呼び出し(ステップ71
3)、C側前回読出しデータ番号部3”−18に書き込
まれている前回読出しデータ番号をレジスタMR5へ呼
び出し(ステップ714)、バッファCを読出し対象バ
ッファとして定める(ステップ715)。
【0031】そして、レジスタMR6に呼び出された書
込みデータ番号とレジスタMR5に呼び出された前回読
出しデータ番号とを比較し(ステップ716,71
7)、書込みデータ番号と前回読出しデータ番号とが等
しくなければ、データに変化があったものとして、ステ
ップ718へ進む。ステップ718では、ステップ70
6または711または715にて読出し対象とされたバ
ッファより、そのトップアドレスのデータ(最新デー
タ)を読出す。
【0032】そして、レジスタMR6に呼び出されてい
る書込みデータ番号を前回読出しデータ番号として、読
出し対象バッファ側の前回読出しデータ番号部に書き込
み(ステップ719)、リード中宣言フラグ3”−15
をクリアして「000」とする(ステップ720)。
【0033】なお、ステップ717において、書込みデ
ータ番号と前回読出しデータ番号とが等しければ、デー
タに変化がなかったものとして、直ちにリード中宣言フ
ラグ3”−15をクリアする(ステップ721)。
【0034】一方、サブプロセッサ1は、新/旧データ
判別用データ3”−11に書き込まれている新/旧デー
タ判別用データをチェックし(図8に示すステップ80
1)どのバッファに最古データが格納されているかを判
断する。すなわち、新/旧データ判別用データが「01
h」であれば、バッファAに最古データが格納されてい
るものと判断し(ステップ802)、ステップ803へ
進む。新/旧データ判別用データが「02h」であれ
ば、バッファBに最古のデータが格納されているものと
判断し(ステップ807)、ステップ808へ進む。新
/旧データ判別用データが「01h」でも「02h」で
もなければ、すなわち「00h」であれば、バッファC
に最古のデータが格納されているものと判断し、ステッ
プ812へ進む。
【0035】ステップ803では、メインプロセッサ2
がバッファAをリード中であるか否か、すなわちリード
中宣言フラグ3”−15が「001」であるか否かをチ
ェックする。バッファAがリード中でなければ、A側書
込みデータ番号部3”−12に書き込まれている書込み
データ番号をレジスタSR5へ呼び出し(ステップ80
4)、バッファAを書き込み対象バッファとして定め
(ステップ805)、レジスタSR6へ新/旧データ判
別用データ「00h」をセットする(ステップ80
6)。。
【0036】ステップ808では、メインプロセッサ2
がバッファBをリード中であるか否か、すなわちリード
中宣言フラグ3”−15が「010」であるか否かをチ
ェックする。バッファBがリード中でなければ、B側書
込みデータ番号部3”−13に書き込まれている書込み
データ番号をレジスタSR5へ呼び出し(ステップ80
9)、バッファBを書き込み対象バッファとして定め
(ステップ810)、レジスタSR6へ新/旧データ判
別用データ「01h」をセットする(ステップ81
1)。
【0037】ステップ812では、メインプロセッサ2
がバッファCをリード中であるか否か、すなわちリード
中宣言フラグ3”−15が「100」であるか否かをチ
ェックする。バッファCがリード中でなければ、C側書
込みデータ番号部3”−14に書き込まれている書込み
データ番号をレジスタSR5へ呼び出し(ステップ81
3)、バッファCを書き込み対象バッファとして定め
(ステップ814)、レジスタSR6へ新/旧データ判
別用データ「02h」をセットする(ステップ81
5)。
【0038】そして、ステップ816へ進み、ステップ
805または810または813にて書き込み対象とさ
れたバッファのトップアドレスに新データを書き込む。
そして、レジスタSR5中の書込みデータ番号に「1」
を加え、これを新たなる書込みデータ番号として書き込
み対象バッファ側の書込みデータ番号部へ書き込み(ス
テップ817)、新/旧データ判別用データ部3”−1
1へレジスタSR6中にセットされている新/旧データ
判別用データを書き込む。
【0039】なお、ステップ803にてバッファAがリ
ード中であれば、バッファCがリード中でないことを確
認のうえ(ステップ819)、ステップ813以降が実
行され、バッファCへ最新のデータが書き込まれる。ま
た、ステップ808にてバッファBがリード中であれ
ば、バッファAがリード中でないことを確認のうえ(ス
テップ820)、ステップ804以降が実行され、バッ
ファAへ最新のデータが書き込まれる。ステップ812
にてバッファCがリード中であれば、バッファBがリー
ド中でないことを確認のうえ(ステップ821)、ステ
ップ809以降が実行され、バッファBへ最新のデータ
が書き込まれる。
【0040】すなわち、メインプロセッサ2の処理スピ
ードが遅い場合や他の処理が割り込んだ場合等、バッフ
ァA(B,C)に格納されている最古データが読出し中
となることがある。このような場合、次新のバッファに
最新データが書き込まれるものとなり(次新のバッファ
もリード中の場合は不可)、データ抜けが改善される。
【0041】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第2のプロセッサが最新データの書き込
まれたバッファより最新データを読出している間に、旧
データの書き込まれたバッファへ第1のプロセッサが新
データを書き込むものとすれば、この新データが次の最
新データとして第2のプロセッサにより読出されるもの
となり、第1のプロセッサから第2のプロセッサへの記
憶媒体を介するデータの転送に際し、第1のプロセッサ
および第2のプロセッサの処理の停滞をなくし、トータ
ル的にみてデータの転送スピードの向上を図ることが可
能となる。
【図面の簡単な説明】
【図1】図2に示した装置のデュアルポートRAMに定
義されるデータ構造を示す図である。
【図2】本発明の第1実施例を適用してなる装置の構成
図である。
【図3】図2に示した装置におけるメインプロセッサの
データ読出し動作を説明するためのフローチャートであ
る。
【図4】図2に示した装置におけるサブプロセッサのデ
ータ書込み動作を説明するためのフローチャートであ
る。
【図5】本発明の第1実施例を適用してなる装置の構成
図である。
【図6】図5に示した装置のデュアルポートRAMに定
義されるデータ構造を示す図である。
【図7】図5に示した装置におけるメインプロセッサの
データ読出し動作を説明するためのフローチャートであ
る。
【図8】図5に示した装置におけるサブプロセッサのデ
ータ書込み動作を説明するためのフローチャートであ
る。
【図9】従来のプロセッサ間データ転送方法の適用して
なる装置の構成図である。
【図10】図9に示した装置のデュアルポートRAMに
定義されるデータ構造を示す図である。
【図11】図9に示した装置におけるサブプロセッサの
データ書込み動作を説明するためのフローチャートであ
る。
【図12】図9に示した装置におけるメインプロセッサ
のデータ読出し動作を説明するためのフローチャートで
ある。
【符号の説明】
1 サブプロセッサ 2 メインプロセッサ 3’デュアルポートRAM 3’−1 2重バッファ制御データ領域 3’−2 第1のバッファ(バッファA) 3’−3 第2のバッファ(バッファB) 3’−11 新/旧データ判別用方向フラグ 3’−12 A側書込みデータ番号部 3’−13 B側書込みデータ番号部 3’−14 リード中宣言(A/B)フラグ 3’−15 A側前回読出しデータ番号部 3’−16 B側前回読出しデータ番号部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1のプロセッサから第2のプロセッサ
    へのデータの転送を記憶媒体を介して行うプロセッサ間
    データ転送方法において、 前記記憶媒体上に複数のバッファと多重バッファ制御デ
    ータ領域とを定義したうえ、 前記第2のプロセッサは、前記多重バッファ制御データ
    領域に書き込まれた制御データに基づき、前記記憶媒体
    上の最新データの書き込まれたバッファよりその最新デ
    ータを読出し、 前記第1のプロセッサは、前記多重バッファ制御データ
    領域に書き込まれた制御データに基づき、前記記憶媒体
    上の旧データの書き込まれたバッファに新データを書き
    込むことを特徴とするプロセッサ間データ転送方法。
JP15818893A 1993-06-04 1993-06-04 プロセッサ間データ転送方法 Pending JPH06348656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15818893A JPH06348656A (ja) 1993-06-04 1993-06-04 プロセッサ間データ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15818893A JPH06348656A (ja) 1993-06-04 1993-06-04 プロセッサ間データ転送方法

Publications (1)

Publication Number Publication Date
JPH06348656A true JPH06348656A (ja) 1994-12-22

Family

ID=15666196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15818893A Pending JPH06348656A (ja) 1993-06-04 1993-06-04 プロセッサ間データ転送方法

Country Status (1)

Country Link
JP (1) JPH06348656A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108693A (en) * 1997-10-17 2000-08-22 Nec Corporation System and method of data communication in multiprocessor system
JP2010539592A (ja) * 2007-09-17 2010-12-16 ゼネラル・エレクトリック・カンパニイ データを交換する方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108693A (en) * 1997-10-17 2000-08-22 Nec Corporation System and method of data communication in multiprocessor system
JP2010539592A (ja) * 2007-09-17 2010-12-16 ゼネラル・エレクトリック・カンパニイ データを交換する方法及びシステム

Similar Documents

Publication Publication Date Title
US5978872A (en) Method and system for concurrent computer transaction processing
US5339442A (en) Improved system of resolving conflicting data processing memory access requests
US5481681A (en) Data transfer operations between two asynchronous buses
JPH06348656A (ja) プロセッサ間データ転送方法
JPS63123130A (ja) パイプライン制御方式
JPS62231367A (ja) Dmaデ−タ転送方式
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JPH02294755A (ja) データ処理装置
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JP2594673B2 (ja) データ処理方法
JPS6039265A (ja) デ−タ転送方式
JPH0413716B2 (ja)
JPS628245A (ja) 仮想記憶方式
JPH05197610A (ja) 主記憶プリポート制御方式
JPH02143364A (ja) 処理の優先制御方法およびプロセッサシステム
JPH02301851A (ja) システムバスアクセス方式
JPS63280355A (ja) 情報処理装置
JPS5856891B2 (ja) 情報処理システム
JPS59103155A (ja) デ−タ処理モジユ−ル
JPH036762A (ja) イメージメモリのダイレクトアクセス方法
JPH07121684A (ja) 情報処理装置
JPS6356572B2 (ja)
JPS6146854B2 (ja)
JPS60140444A (ja) 共有メモリに対する部分書込みの制御方法
JPS60169934A (ja) 分散形表示方法