JPH0247751A - チャネル制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 中央処理装置（ＣＰＵ）とは別に、プロセッサ（ＭＰＵ
）を内蔵しているチャネルを備えた機能分散型の計算機
システムにおけるチャネル制御方式に関し、 機能分散型の計算機システムにおける中央処理装置（Ｃ
ＰＵ）とチャネル間の通信オーバヘッドを少なくして、
チャネルにおけるデータ処理時間を短くすることを目的
とし、 中央処理装置（ＣＰＵ）と、チャネルのプロセッサとが
共通にアクセスする複数個の共通メモリ（ＭＥＭ＋１０
．　ｌ１ｌ）と、該複数個のそれぞれの共通メモリ（Ｍ
［！Ｍ　１１０、＃ｌ）に対するアクセス権を切り換え
る切換え制御部とを設け、該中央処理装置（ＣＰＵ）に
アクセス権が与えられている共通メモリ（ＭＥＭ　＃Ｏ
，ｌ１ｌ）に実行データをセットした後、該中央処理装
置（ＣＰＵ）からの実行要求により、上記チャネルのプ
ロセッサに対して割込みを発生させることで、該チャネ
ルのプロセッサに該共通メモリ（ＭＥＭ　＋１０、＃ｌ
）に対するアクセス権が切換えられ、上記中央処理装置
（ＣＰＵ）がアクセスしていた共通メモリ（ＭＥＭ　＃
０、　＃１）の１つに指示されている実行データに従っ
て、チャネルのプロセッサがチャネル動作を実行し、該
チャネルのプロセッサからの割込み要求により、上記中
央処理装置（ＣＰＵ）に対して、該チャネルのプロセッ
サがアクセスしていた共通メモリ（ＭＥＭ　１１０．＃
１）に対するアクセス権を切換え、割込みを発生させる
ことで、該中央処理装置（ＣＰＵ）は該切換えられた共
通メモリ（ＭＥＭ　ＩＩ帆＃１）の１つに指示されてい
る内容の処理を終了した後、該共通メモリ（ＭＥＭ　１
１０．ＩＩＩ）を解放することを繰り返してチャネル動
作を行うように構成する。

〔産業上の利用分野〕

本発明は、中央処理装置（ＣＰＵ）とは別に、プロセッ
サを内蔵しているチャネルを備えた機能分散型の計算機
システムにおけるチャネル制御方式に関する。

最近の入出力装置のハードウェア技術の進歩に伴って、
該入出力装置の高速化が図られており、中央処理装置（
ＣＰＵ）の処理能力がオーバする動向にある。

その対策として、例えば、チャネルにも、プロセッサを
置き、該計算機システムの機能分散化を図ることが行わ
れるようになってきた。

このようにして、計算機システム内で機能分散が図られ
ると、該計算機システムを構成する各ユニット間、例え
ば、中央処理装置（ＣＰＵ）とチャネル間での通信オー
バヘッドが増大化する動向になるので、機能分散を図り
ながら、該通信オーバヘッドを少な（するチャネル制御
方式が必要とされる。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来のチャネル制御方式を説明する図である。

ここで、説明するチャネルは、例えば、マイクロプロセ
ッサ（ＭＰＵ）　２１を内蔵し、中央処理装置（ＣＰＵ
）　１　とはインタフェースレジスタ２４．　ＣＰυバ
ス４、介して通信を行うことによりチャネル制御を行う
ものとする。

先ず、中央処理装置（ＣＰＵ）　１が実行するプログラ
ムが発行する入出力命令によって、チャネル２内の上記
インタフェースレジスタ２４にコマンドアドレスが書き
込まれると、該チャネル２のマイクロプロセッサ２１は
、該インタフェースレジスタ２４に書き込まれているコ
マンドアドレスに従って、主記憶装置（ＭＳ）　３内に
用意されているチャネルコマンド語（ＣＣＷ）を読み取
り、該チャネルコマンド語（ＣＣＷ）の内容に従って、
入出力装置（ｉｌｏ）５との間でデータの送受信の制御
を行う。

上記チャネル２における処理結果（ステータス）は上記
主記憶装置（ＭＳ）　３にステータス語として書き込ま
れ、中央処理装置（ＣＰＵ）　１に終了割込みを発生し
て、該チャネル動作を終了していた。

この場合、マイクロプロセッサ（ＭＰＵ）　２１を内蔵
しているチャネル２においては、正常手順終了後、該チ
ャネル２内の内部バッファ２５に蓄積されているデータ
を、更に中央処理装置（ＣＰＵ）　１の配下にある上記
主記憶装置（ＭＳ）　３に転送するという処理になる為
、単なるデータの移し替え時間が必要となり、該チャネ
ル２におけるデータ処理時間が長くなるという問題があ
った。

本発明は上記従来の欠点に鑑み、中央処理装置（ＣＰＵ
）とは別に、例えば、マイクロプロセッサ（ＭＰＵ）を
内蔵しているチャネルを備えた機能分散型の計算機シス
テムにおけるチャネル制御において、中央処理装置（Ｃ
ＰＵ）とチャネル間の通信オーバヘッドを少なくして、
チャネルにおけるデータ処理時間を短（するチャネル制
御方式を提供することを目的とするものである。

〔課題を解決するための手段］ 第１図は本発明のチャネル制御方式の原理構成図である
。

上記の問題点は下記の如くに構成されたチャネル制御方
式によって解決される。

中央処理装置（ＣＰＵ）　１とは別に、プロセッサ２１
を内蔵しているチャネル２において、上記中央処理装置
（ＣＰＵ）■と、チャネル２のプロセッサ（ＭＰＵ）　
２１とが共通にアクセスする複数個の共通メモリ（ＭＥ
Ｍ　＃帆＃１）　２２と、該複数個のそれぞれの共通メ
モリ（肝Ｍ　＃帆ｌ１ｌ）　２２に対するアクセス権を
切り換える切換え制御部２３とを設け、該中央処理装置
（ＣＰＵ）　１にアクセス権が与えられている共通メモ
リ（ＭＥＭ　ｌｔＯ，＃１）　２２に実行データをセン
トした後、該中央処理装置（ＣＰＵ）　１からの実行要
求により、上記チャネル２のプロセッサ２１に対して割
込みを発生させることで、該チャネル２のプロセッサ２
１に該共通メモリ（ＭＥＭ　１１帆＃１）２２に対する
アクセス権が切換えられ、上記中央処理袋ｚ（ｃｐｕ）
　ｌがアクセスしていた共通メモリ（ＭＥＭ　１１０．
１１１）　２１の１つに指示されている実行データに従
って、チャネル２のプロセッサ２１がチャネル動作を実
行し、 該チャネル２のプロセッサ（ＭＰＩＪ）　２１からの割
込み要求により、上記中央処理装置（ＣＰＵ）、１に対
して、８亥チャネル２のフ゛ロセッサがアクセスしてい
た共通メモリ（ＭＥＭ　＃Ｏ，＃１）　２１に対するア
クセス権を切換え、割込みを発生させることで、該中央
処理装置（ＣＰＵ）　１は該切換えられた共通メモリ（
ＭＥＭ＃０．ＩＩＩ）　２１の１つに指示されている内
容の処理を終了した後、該共通メモリ（ＭＥＭ　＃Ｏ，
＃１）　２１を解放することを繰り返してチャネル動作
を行うように構成する。

〔作用〕

即ち、本発明によれば、中央処理装置（ＣＰＵ）とは別
に、プロセッサ（ＭＰＵ）を内蔵しているチャネルを備
えた機能分散型の計算機システム゛におけるチャネル制
御方式において、該チャネルの内部に、中央処理装置（
ＣＰＵ）、チャネルのいずれからもアクセスできる複数
個の共通メモリ（ＭＥＭ　１１０、＃ｌ）を設け、中央
処理装置（ＣＰＵ）からのコマンド、データの準備、及
びチャネルからのデータの転送を該共通メモリ（？ＩＥ
Ｍ　＃０、＃１）を介して行うように機能する。

る。

■　即ち、中央処理装置（ＣＰＵ）はチャネル上の該共
通メモリ（ＭＥＭ　１１０．又は田１）に、チャネルに
実行させるべきコマンド、及びデータがあれば準備する
。

■　そして、第１のインタフェースレジスタ（ＲＥＧ−
Ｃ）に対して実行要求を書き込む。これにより、若し、
チャネルのマイクロプロセッサ（以下、肝Ｕという）が
空き状態であれば、該ＭＰＵに対して割込みが発生し、
ＭＰＵは共通メモリ（ＭＥＭ　＃０．．又は＃１）に示
されたコマンド、データに従って、チャネル動作を行う
。

該ＭＰＵに対する割込みと同時に、該共通メモリ（ＭＥ
Ｍ　１１０．又はｌ１ｌ）に対する使用権をＭＰ［Ｉに
渡して、中央処理装置（ＣＰＵ）は共通メモリ（ＭＥＭ
　Ｉｌｌ、又は＃０）に対するアクセスができるように
切換えが行われる。

■　ＭＰＵは共通メモリ（ＭＵＭ　１１０．又は＋１１
）の処理が完了すると、第２のインタフェースレジスタ
（ＲＥＧ−Ｍ）に対して、中央処理装置（ＣＰＵ）に対
する割込み要求を書き込む。

該割込み要求は、中央処理装置（ＣＰＵ）が共通メモリ
（ＭＥＭ　Ｉｌｌ、又は＃０）を使用していなければ、
直ちに通知される同時に、該共通メモリ（ＭＥＭ　＃帆
又は巽１）に対する使用権を中央処理装置（ＣＰＵ）に
渡して、ＭＰＵは共通メモリ（ＭＥＭ　Ｉｌｌ、又はＩ
Ｏ）がアクセスできるように切換えが行われる。

このように、中央処理装置（ＣＰＵ）が、チャネル内に
設けられている複数個の共通メモリ（ＭＥＭ　１１０゜
又はｌ１ｌ）の１つに直接、コマンド、データを書き込
んで、ＭＰＵに割込むと同時に、該共通メモリ（ｈＥＭ
　１１０．又は＃１）に対する使用権をＭＰＵに渡すこ
とにより、中央処理装置（ＣＰＵ）は上記とは別の共通
メモリ（ＭＥＭ　ｌｔｌ、又は＃０）に次のコマンド、
データを書き込むことができ、その間に、該割込まれた
ＭＰｔｌは該共通メモリ（Ｍｌ！Ｍ　＃０．又はＩＩ）
からのコマンド、データに従ってチャネル動作を行い、
処理が完了すると、同じ共通メモリ（ＭＥＭ　ＩＩＱ、
又は＃１）に処理結果（ステータス）を書き込み、中央
処理装置（ＣＰＵ）に割込むと同時に、該共通メモリ（
ＭＥＭｌｌｏ、又はＩＩ）に対する使用権を中央処理装
置（ＣＰＵ）に渡し、自ＭＰＵは共通メモリ（門ＥＭ　
ＩＩＬ又は＃０）に次の処理結果（ステータス）を書き
込むという動作を繰り返すことで、チャネル内の内部バ
ッファから中央処理装置（ＣＰＵ）の配下の主記憶装置
（ＭＳ）にデータを転送するという処理が必要でなくな
り、ｃｒ＋ｕバス転送による負荷の軽減、及びデータ転
送にかかる処理時間の短縮が図られる効果が得られる。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明のチャネル制御方式の原理構成図
であり、第２図は本発明の一実施例を示した図であって
、（ａ）は構成例を示し、（ｂ）は動作タイムチャート
を示しており、第１図、第２図における共通メモリ（Ｍ
ＥＭ　１１０．又はＩＩＩ）　２２と、該共通メモリ（
ＭＥＭ　＃０．又は＃１）　２２に対するアクセス権の
切換え制御部２３が本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。

以下、第１図を参照しながら第２図によって本発明のチ
ャネル制御方式を説明する。

第２図に示した実施例は、例えば、回線制御用のチャネ
ルであって、従来のチャネルに備えられていた内部バッ
ファ２５の代わりに、中央処理装置（以下、ＣＰＵとい
う）■と、　ＭＰＵ　２とのいずれからもアクセスでき
る複数個の共通メモリ（？ＩＥＭ　＃０、又はｌ１１）
　２２．及び、該共通メモリ（ＭＥＭ　１１０．又は＃
１）　２２に対するアクセス権を切換える切換え制御部
２３を設けている。

先ず、ＣＰＵ　１においては、複数個の共通メモリの１
つである共通メモリ（ＭＥＭ　１１０）　２２に、回線
制御のコマンド、及びデータをセットする。

その後、第１のインタフェースレジスタ（ＲＥＧＣ）　
２３ａに対して実行要求を書き込む。この実行要求に基
づき、切換え制御部２３はゲー１−Ｃ，Ｍ２３ｃを制御
して、上記共通メモリ（Ｍｌｌ！Ｍ　＃０）　２２に対
するアクセス権をＭＰＵ　２１に渡しく（ｈ）の動作タ
イムチャート（１）参照）　、ＣＰＵ　１は共通メモリ
（ＭＥＭ＃１）にアクセスできるように切換えられる。

この結果、ＭＰＵ　２１は共通メモリ（ＭＥＭ　＃Ｏ）
　２２に対してアクセスできるようになり、第２のイン
タフェースレジスタ（ＲＥＧ−Ｍ）　２３ｂに割込みが
通知される。

ＭＰＵ　２１は、この割込みを受付ると、該共通メモリ
（ＭＥＭ　＃０）　２２から、上記コマンドを読み取り
、該コマンドが指示するモデム信号制御、又はデータの
送受信を行った後、処理結果であるステータスを該共通
メモリ（ＭＵＭ　＃０）　２２に格納し、上記第２のイ
ンタフェースレジスタ（ＲＥＧ−Ｍ）　２３ｂに割込み
要求を行う。

この割込み要求により、共通メモリ（ＭＥＭ　１１０）
　２２の使用権は、再びｃｐｕ　ｔに渡される。（（ｂ
）図の動作タイムチャート（２）参照） このとき、既に、ＣＰＵ　ｌ側で、共通メモリ（ＭＥＭ
Ｉｌｌ）　２２にアクセスして、コマンド、データを書
き込み、実行要求が第１のインタフェースレジスタ（Ｒ
ＥＧ−Ｃ）が設定されていると、ＭＰＵ　２１は該別込
み要求を受付た後、上記と同様にして共通メモリ（ＭＥ
Ｍ　＃１）　２２のコマンドを実行する。

ＣＰＵ　ｌ側においては、上記第２のインタフェースレ
ジスタ（ＲＥＧ−Ｍ）　２３ｂに設定されている、ＭＰ
Ｕ２１からの割込み要求を、第１のインタフェースレジ
スタ（ＲＥＧ−Ｃ）　２３ａを介して受付けた後、処理
結果であるステータスの読み取り、又はデータの受信で
あれば、別バッファに移した後、該第１のインタフェー
スレジスタ（ＲＥＧ−Ｃ）　２３ａに解除コマンドを書
き込む。以下、同じ動作が複数個（本例では、＃０．Ｉ
ｌｌの２個）の共通メモリを介して繰り返される。

尚、本実施例においては、上記のように、２個の共通メ
モリ（ＭＵＭ　＃Ｏ，又は＃１）を使用した例で説明し
たが、２個に限定されることはなく、一般に、複数個の
共通メモリ（１１０，Ｉｌｌ、・−）を設けるようにし
てもよいことはいう迄もないことである。

又、チャネル内のプロセッサとして、本例ではマイクロ
プロセッサ（ＭＰＵ）を例にしたが、これも、マイクロ
プロセッサ（ＭＰｔｌ）に限定されないことは明らかで
ある。

このように、本発明は、中央処理装置（ＣＰＵ）とは別
に、例えば、マイクロプロセッサ（ＭＰＵ）を内蔵して
いるチャネルを備えた機能分散型の計算機システムにお
けるチャネル制御方式において、該チャネル内に中央処
理装置（ＣＰＵ）とチャネルの両方からアクセスできる
複数個の共通メモリ（ＭＥＭ　＃０、　ｌ１ｌ）を設け
て、その１つ（ＭＥＭ　＃０）に、該中央処理装置（Ｃ
ＰＵ）からコマンド、データを設定して、チャネルのマ
イクロプロセッサ（ＭＰｔｌ）に割込み、該マイクロプ
ロセッサ（ＭＰＵ）は該共通メモリ（１阿＃０）からの
コマンド、データに従って、例えば、回線制御を行って
いる間に、中央処理装置（ＣＰＩＪ）は次の共通メモリ
（ＭＥＭ　＃１）に次の実行内容を設定するごとを繰り
返して、該複数個の共通メモリ（ＭＥＭ＃帆ＩＩ）の１
つ（例えば、ＭＥＭ　１０．又は、＃１）を介して、チ
ャネル動作を効率的に行うようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のチャネル制御方
式は、中央処理装置（ＣＰＵ）とは別に、プロセッサ（
ＭＰＵ）を内蔵しているチャネルを備えた機能分散型の
計算機システムにおけるチャネル制御方式において、中
央処理装置（ＣＰＵ）と、チャネルのプロセッサとが共
通にアクセスする複数個の共通メモリ（ＭＥＭ　ＩＩ帆
＃１）と、該複数個のそれぞれの共通メモリ（ＭＥＭ　
＃Ｏ，＃１）に対するアクセス権を切り換える切換え制
御部とを設け、中央処理装置（ＣＰＵ）と、チャネルの
プロセッサとが共通にアクセスする複数個の共通メモリ
（ＭＥＭ　１１０、＃１）と、該複数個のそれぞれの共
通メモリ（ＭＥＭ　＃Ｏ，ｌ１１）に対するアクセス権
を切り換える切換え制御部とを設け、該中央処理装置（
ＣＰＵ）にアクセス権が与えられている共通メモリ（Ｍ
ＥＭ　淀帆＃１）に実行データをセットした後、該中央
処理装置（ＣＰＩＪ）からの実行要求により、上記チャ
ネルのプロセッサに対して割込みを発生させることで、
該チャネルのプロセッサに該共通メモリ（ＭＥＭ　＃Ｏ
，ＩＩ）に対するアクセス権が切換えられ、上記中央処
理装置（ＣＰＵ）がアクセスしていた共通メモリ（肝門
＃帆＃１）の１つに指示されている実行データに従って
、チャネルのプロセッサがチャネル動作を実行し、該チ
ャネルのプロセッサからの割込み要求により、上記中央
処理装置（ＣＰＵ）に対して、該チャネルのプロセッサ
がアクセスしていた共通メモリ（ＭＥＭ　ＩＩ帆＃１）
に対するアクセス権を切換え、割込みを発生させること
で、該中央処理袋Ｗ（ＣＰ（１）は該切換えられた共通
メモリ（ＭＥＭ　＃Ｏ，ｌ１１）の１つに指示されてい
る内容の処理を終了した後、該共通メモリ（ＭＥＭ　＋
１０゜＃１）を解放することを繰り返してチャネル動作
を行うようにしたものであるので、チャネルのプロセッ
サでの主記憶装置（ＭＳ）からのコマンド読み取り、チ
ャネル内部のバッファから主記憶装置（ＭＳ）へのデー
タ転送等によるＣＰＵバスアクセスが不要となり、ＣＰ
Ｕバスの負荷の軽減と、データ転送時間が不要になるこ
とにより大幅なデータ処理時間の短縮が図られ、チャネ
ル動作の高速化が図れる効果がある。

【図面の簡単な説明】

第１図は本発明のチャネル制御方式の原理構成図。 第２図は本発明の一実施例を示した図。 第３図は従来のチャネル制御方式を説明する図である。 図面において、 １は中央処理装置（ＣＰＵ）　、　２はチャネル。 ２１はマイクロプロセッサ、又は、プロセッサ（ＭＰｔ
ｌ）　。 ２２は共通メモリ（肝Ｍ　１１０、＃ｌ）。 ２３は切換え制御部 ２３ａは第１のインタフェースレジスタ（ＲＥＧ−Ｃ）
　。 ２３ｂは第２のインタフェースレジスタ（ＲＥＧ−Ｍ）
。 ２３ｃはゲー１−Ｃ，Ｍ、　　　　２５は内部バッファ
。 ３は主記憶装置（ＭＳ）、　　４はｃｐｕバス。 ５は入出力装置（ｉｌｏ）　。 （１）、　（２１は共通メモリ（ＭＥＭ　＃Ｏ，又は＃
１）への使用権の切換え動作。 をそれぞれ示す。 ＣＰＵハ゛ス Ｃ八） 小梵口月の一寅施４ダリと牙・しｈ図 多　２　（２）（・ｆｏ、ｌ）

Claims (1)

1. 【特許請求の範囲】 中央処理装置（ＣＰＵ）（１）とは別に、プロセッサ（
   ２１）を内蔵しているチャネル（２）において、上記中
   央処理装置（ＣＰＵ）（１）と、チャネル（２）のプロ
   セッサ（２１）とが共通にアクセスする複数個の共通メ
   モリ（ＭＥＭ＃０、＃１）（２２）と、該複数個のそれ
   ぞれの共通メモリ（ＭＥＭ＃０、＃１）（２２）に対す
   るアクセス権を切り換える切換え制御部（２３）とを設
   け、該中央処理装置（ＣＰＵ）（１）にアクセス権が与
   えられている共通メモリ（ＭＥＭ＃０、＃１）（２２）
   に実行データをセットした後、該中央処理装置（ＣＰＵ
   ）（１）からの実行要求により、上記チャネル（２）の
   プロセッサ（２１）に対して割込みを発生させることで
   、該チャネル（２）のプロセッサ（２１）に該共通メモ
   リ（ＭＥＭ＃０、＃１）（２２）に対するアクセス権が
   切換えられ、上記中央処理装置（ＣＰＵ）（１）がアク
   セスしていた共通メモリ（ＭＥＭ＃０、＃１）（２１）
   の１つに指示されている実行データに従って、チャネル
   （２）のプロセッサ（２１）がチャネル動作を実行し、 該チャネル（２）のプロセッサ（２１）からの割込み要
   求により、上記中央処理装置（ＣＰＵ）（１）に対して
   、該チャネル（２）のプロセッサがアクセスしていた共
   通メモリ（ＭＥＭ＃０、＃１）（２１）に対するアクセ
   ス権を切換え、割込みを発生させることで、該中央処理
   装置（ＣＰＵ）（１）は該切換えられた共通メモリ（Ｍ
   ＥＭ＃０、＃１）（２１）の１つに指示されている内容
   の処理を終了した後、該共通メモリ（ＭＥＭ＃０、＃１
   ）（２１）を解放することを繰り返してチャネル動作を
   行うことを特徴とするチャネル制御方式。