JPS63132368A - マルチプロセサの割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は共通バスに接続されたマルチプロセサシステム
に関し、特に斯かるシステムの割込み方式に関する。

（従来の技術） 共通バスに複数のプロセサシステムが接続されたシステ
ムにおいて、命令はメインプロセサとサブプロセサとに
よってそれぞれ個々に実行され、各プロセサの命令実行
の終了時に外部よりシステムに対する割込みは、メイン
プロセサにより受付けられて処理される方式が公知であ
った。

（発明が解決しようとする問題点） 上述した従来のマルチプロセサシステムにおいては、命
令実行時間がメインプロセサのように比奴的短時間で終
了する場合には問題ないが、サブプロセサによっては単
位命令の実行に長時間を必狭とするメモリ間移送合金、
編集命令、テーブルサーチ、あるいはベリファイ命令に
お、いては、命令実行の終了時に割込み処理を行っては
外部からの割込みを受付けるため、処理がかなり遅れる
ことがあり、また多重に割込みが同時に発生した場合に
はマルチプロセサシステムとしての処理能力が著しく低
下すると云う欠点がある。

本発明の目的は、共通バスを介してメインプロセサシス
テムおよびサブプロセサシステムが接続されたパーソナ
ルコンピュータシステムにおいて、サブプロセサにより
実行される命令の実行途中で外部よりの割込み全受付け
るか、あるいは拒否し、サブプロセサの命令実行途中の
割込みにより命令実行の中止、演算の退避／復帰、ある
いは命令の再試行などを制御することによって上記欠点
を除去し、処理能力の低下を防ぐことができるように構
成したマルチプロセサシステムの割込み方式を提供する
ことにある。

（問題点を解決するための手段） 本発明によるマルチプロセサの割込み方式は、共通バス
を介してメインプロセサシステムと、サブプロセサシス
テムと、記憶装置とが接続さレタパーソナルコンピュー
タシステムのマルチプロセサの割込み方式であって、割
込み可否決定手段と、退避レジスタと、退避可否指示手
段と、制御記憶とを具備して構成したものである。

割込み可否決定手段は、サブプロセサにより実行される
命令の実行の途中で外部よりの割込みを受付けるか、あ
るいは拒否することを決定するためのものである。

退避レジスタは、サブプロセサシステムの演算情報を保
持するためのものである。

退避可否指示手段は、演算情報を記憶装置に退避するか
、あるいは退避しないかを示すためのものである。

制御記憶は、サブプロセサの命令実行の途中で発生する
割込みにより命令実行の中止、演算情報の退避／復帰、
ならびに命令再試行を制御するためのものである。

（実　流側） 次に、本発明について図面を参照して説明する。

８１図は、本発明によるマルチプロセサの割込み方式を
実施するマイクロプロセサシステムの接続実施例を示す
ブロック図である。

第１図において、１はメインプロセサシステム。

２はサブプロセサシステム％　３は記憶装置、４はパー
ソナルコンピュータの共通バスである。

第２図は、第１図の詳細を示すブロック図である。第２
図において、１１はメインプロセサ、１２はバスアービ
トレータ、１３は割込みレジスタ、２０は割込み可否レ
ジスタ、２１ｈコｙトロ一ル回路、２２は制御記憶、２
３は退避可否レジスタ、２４はサブプロセサ、２５は退
避レジスタ、２６はバスアービトレータであり、その他
の要素の番号は第１図におけるものと同一である。

第１図および第２図において、サブプロセサシステム２
の命令実行途中に外部より割込み信号線１ｏｘ２介して
メインプロセサシステム１へ割込み要求が送出されたと
する。前もってメインプロセサ１１のコマンドにょクサ
ブプロセサシステム２の内部の割込み可否レジスタ２０
゜および退避可否レジスタ２３をイネーブル状態にして
おく。外部よりの割込み要求は、サブプロセサシステム
２の内部の割込み信号線１０２を介してコントロール回
路２１へ大刀される。

割込み可否レジスタ２ｏおよび退避可否レジスタ２３が
イネーブル状態であるので、サブプロセサシステム２の
内部に置かれた制御記憶２２の内容により、サブプロセ
サ２４の命令実行の途中で命令の実行が中止され、割込
み処理が制御される。

現在までに実行され次命令のアドレスと各レジスタの内
容とを退避レジスタ２５へ退避し、さらに必要ならば制
御記憶２２の内容に従って記憶装置３にもデータ全退避
することができる。

制御記ｔＪｉ２２はバスアービトレータ２６を介してメ
インプロセサシステム１の内部のメインプロセサ１１へ
退避の完了を通知し、メインプロセサ１１は要求されて
いる割込み処理を行う。

割込み処理の実行が終了すれば、メインプロセサシステ
ムｌはパーソナルコンピュータの共通バス４を介して終
了コマンドをバスアービトレータ２６へ送出する。制御
記憶２２は上記コマンドにより退避レジスタ２５の内容
に従って退避した情報を復帰させ、サブプロセサ２４の
命令の実行を再開する。

（発明の効果） 以上説明したように本発明は、サブプロセサシステムの
命令実行途中で外部よりの割込みを受付けるか、あるい
は拒否し、命令実行の途中までのサブプロセサシステム
の演算情報を退避／復帰することにより、サブプロセサ
の長時間命令を中止することができ、割込みや退避の動
作をメインプロセサのコマンドで制御できるため、マル
チプロセサシステムとしての割込み処理能力を著しく高
め、処理を高速化できると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるマルチブロセサノ割込み方式を
実現する概要を示すブロック図である。 第２図は、第１図の詳ａＩを示すブロック図である。 ｌ・・・メインプロセサシステム ２・・・サブプロセサシステム ３・・・記憶装置 ４・・・パーソナルコンピュータ共通バス１１・・・メ
インプロセサ １２．２６・・・バスアービトレータ １３・・・割込みレジスタ ２０・・・割込み可否レジスタ ２１・・・コントロール回路　　２２・・・制御記憶２
３・・・退避可否レジスタ

Claims (1)

【特許請求の範囲】
1. 共通バスを介してメインプロセサシステムと、サブプロ
   セサシステムと、記憶装置とが接続されたパーソナルコ
   ンピュータシステムのマルチプロセサの割込み方式にお
   いて、サブプロセサにより実行される命令の実行の途中
   で外部よりの割込みを受付けるか、あるいは拒否するこ
   とを決定するための割込み可否決定手段と、前記サブプ
   ロセサシステムの演算情報を保持するための退避レジス
   タと、前記演算情報を前記記憶装置に退避するか、ある
   いは退避しないかを示すための退避可否指示手段と、前
   記サブプロセサの命令実行の途中で発生する割込みによ
   り命令実行の中止、演算情報の退避／復帰、ならびに命
   令再試行を制御するための制御記憶とを具備して構成し
   たことを特徴とするマルチプロセサの割込み方式。