JPS6127791B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理装置における入出力制御方式
に関し、特に多重チヤネル制御方式に関するもの
である。

多重チヤネルの情報処理装置は、おのおの１個
ないし複数個の入出力機器に接続された複数のチ
ヤネルと、これらのチヤネルを入出力インタフエ
ースを介して制御するチヤネル制御装置と、主記
憶装置と、この主記憶装置を用いてチヤネル制御
装置を制御する中央処理装置を備えている。この
ような多重チヤネルの情報処理装置においては、
その入出力制御は高速入出力機器接続か低速入出
力機器接続かがチヤネル番号によつて決まり固定
されていた。従つて低速入出力機器専用チヤネル
に高速入出力機器を接続すれば、入出力指令を主
記憶装置２から読出し解読するのに時間が掛つて
入出力機器が他チヤネルで動作中のものを含めて
オーバランするので、装置が正常に動作すること
ができない。また高速入出力専用のチヤネルに抵
速の入出力機器を接続すれば入出力指令の先取り
その他無駄を高速処理を行うことになる。したが
つて従来は入出力指令起動を要求されたら常に或
いは要求して来たチヤネルの番号により、次に実
行すると予想される入出力指令を主記憶装置から
読出し解読して高速処理要求があつた場合に備え
る指令の先取り動作を行うようにしていた。この
ため高速機器と低速機器の割当てが決められるこ
ととなり、おのおのの台数が制限されるなどの欠
点があつた。

したがつて本発明の目的は、前記のような情報
処理装置において、高速機器と低速機器の台数の
割当てが制限されることのないような多重チヤネ
ル制御方式を得ようとするものである。更に具体
的に言えば本発明の多重チヤネル制御方式は、上
記の欠点を除去するために、各チヤネルに高速機
器と抵速機器のどちらも接続できるようにしたも
のである。

すなわち本発明によれば、おのおのが複数の入
出力機器に接続された複数のチヤネルと、これら
のチヤネルを入出力インタフエースを介して制御
するチヤネル制御装置と、主記憶装置を用いて前
記チヤネル制御装置を制御する中央処理装置とを
備えた情報処理装置の入出力制御方式において、
或るチヤネルに接続される入出力機器が高速機器
である場合に、該入出力機器からの入出力指令起
動要求のあとに前記入出力インタフエースに前記
中央処理装置又は前記入出力機器からの指令によ
る処理速度指定情報が生じるようにしておき、前
記入出力インタフエースの処理速度指定情報を監
視してこの処理速度指定情報が高速処理要求を意
味すると判定したとき高速情報を出力する監視回
路と、前記高速情報をチヤネル対応に記憶できる
記憶回路とを設け、最初に該チヤネルの或る入出
力機器から入出力指令起動が要求されそのあとの
前記処理速度指定情報に基づく前記高速情報が出
力されたときは、この出力された高速情報を前記
記憶回路に該チヤネル対応に記憶させると共に指
令の先取り動作を実行し、次に該チヤネルの他の
高速の入出力機器から入出力指令起動が要求され
たときは直ちに前記記憶回路から前記記憶されて
いる高速情報を読出して指令の先取り動作を実行
するようにしたことを特徴とする多重チヤネル制
御方式が得られる。

次に図面を参照して本発明につき詳細に説明す
る。

第１図は本発明の一実施例の構成を示したブロ
ツク図である。第１図に示した情報処理装置は、
大きく区分すれば中央処理装置１と、主記憶装置
２と、チヤネル制御装置３と、チヤネル４と、入
出力機器５から構成されており、前記の中央処理
装置１を更に分けて説明すれば、チヤネル対応の
番地にそのチヤネルの高速入出力機器が動作中で
あることを記憶できる記憶回路１１と、チヤネル
制御回路３から送られるチヤネル番号を格納しチ
ヤネル対応に前記の記憶装置１１を読出し書込み
できるようにするアドレスレジスタ１２と、チヤ
ネル制御装置３からの起動要求を監視し、次に実
行すべき入出力指令の起動を行なう入出力指令実
行部１３を有している。

ここで本実施例の動作について説明する。

第２図はこの動作におけるチヤネルと入出力機
器間における信号の授受を示す図であり、以下第
１図及び第２図を併せ参照して説明する。はじめ
にたとえば入出力機器５ａが高速機器である場
合について説明する。入出力機器５ａは、チヤ
ネル制御装置３からチヤネル４ａを介して、入出
力インタフエース上に送出されるチヤネルプログ
ラム待機中信号Ａに応答して、チヤネルプログラ
ム開始要求制御コードすなわち入出力指令起動要
求Ｂをチヤネル４ａに転送する。チヤネル４ａは
この入出力指令起動要求Ｂを受信したことを通知
するため、チヤネル制御装置３を経由して中央処
理装置１の入出力指令実行部１３へ割り込む。そ
のチヤネル制御装置３においてチヤネル４ａのチ
ヤネル番号ａが付加される。入出力指令実行部１
３は該割込みに対しチヤネルプログラムの最初の
チヤネルコマンドワードＣの転送を開始する。

次に入出力機器５ａは転送された最初のチヤ
ネルコマンドワードを解訳しデータ転送要求制御
コードＤを転送する。この制御コードに対し入出
力指令実行部１３は主記憶装置２からチヤネルコ
マンドワードを読み出し、データ転送の主記憶ア
ドレスの実アドレス変換を行い、データ転送Ｅを
開始すると共に、記憶回路１１の該チヤネルの高
速機器接続チヤネル表示が参照され、中央処理装
置１の高速機器接続チヤネルになつているので次
のチヤネルコマンドワードの先取り動作を実行す
る。

上記のチヤネルコマンドのデータ伝送が終了す
ると、入出力機器５ａは次のチヤネルコマンド
ワードを実行すべく次コマンド高速実行要求制御
コードＦを転送する。チヤネル４ａはこの制御コ
ードＦを受けるとチヤネル制御装置３を経由して
入出力指令実行部１３の割込むための信号を送出
すると共に、アドレスレジスタ１２に対しチヤネ
ル４のチヤネル番号をセツトする。このアドレス
レジスタ１２のチヤネル番号は記憶回路１１の書
き込み読み出しアドレスとして使用され、今チヤ
ネル４ａのチヤネル番号がセツトされているた
め、該チヤネルに対応する記憶位置に高速機器接
続チヤネルである旨記憶される。

次に次コマンドの実行を開始するが、その際次
コマンドが先取りされていればそれを使用し、先
取りされていなければ主記憶装置２から読み出し
てこの次コマンドを入出力機器５ａに向け転送
し(G)、そのあとチヤネルコマンドワードで指定さ
れた主記憶装置２からのデータ転送Ｈを起動す
る。このときも当然のことながら高速機器接続チ
ヤネルであるため先取り動作が行われる。

以降チヤネル４ａ上で別の入出力機器たとえば
５ａから入出力指令起動要求があつて、付加さ
れたチヤネル番号から直ちに記憶回路１１の高速
機器動作中表示を読出すと、そのチヤネルの処理
順位を高くすると共に指令の先取り動作を実行し
高速処理要求に備える。そしてこの準備は入出力
指令起動要求のあとに続く次コマンド高速実行要
求Ｆを受ける前に終るので、入出力機器５ａのい
ずれもオーバランすることなく、装置は正常に動
作する。

次に入出力機器５ａが抵速機器である場合につ
いて述べる。このとき入出力指令起動要求のあと
に高速処理要求がなく、したがつて記憶回路１１
のチヤネル４ａの番地には高速機器動作中は表示
されない。このためチヤネル４ａにつながる入出
力機器５ａは低速機器と判断し、前述の指令の先
取り動作は一切行わず、通常の低速処理動作を行
なう。

上記の実施例では中央処理装置１からの処理速
度指定を記憶する記憶回路１１を参照して高速か
低速かを判断しているが、チヤネルプログラム内
のチヤネルコマンドワードにより高速処理用指令
語を監視するか、入出力指定実行部１３の起動が
行われたときに入出力機器５が処理速度指定情報
をチヤネル制御装置３に送り、入出力インタフエ
ースにおいてデータ転送速度信号の形にして入出
力指令実行部１３に送るかしてもよい。但しこの
場合は入出力指令実行部１３内に、送られてくる
データ転送速度信号又は高速処理用指令語が高速
であるか低速であるかを判断する監視回路を設け
る必要がある。

以上説明したように、本発明によれば、各チヤ
ネルに高速機器と抵速機器のどちらでも接続する
ことができ、したがつて高速機器と抵速機器の割
当台数は自由に変えられた装置全体として極めて
柔軟性に富んだものとなり、又同時に低速機器に
対する入出力指令の先取りをするような無駄をし
なくて済む効果を有している。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第
２図は第１図の装置の動作を説明するための図で
ある。 記号の説明：１は中央処理装置、２は主記憶装
置、３はチヤネル制御装置、４はチヤネル、５は
入出力機器、１１は記憶回路、１２はアドレスレ
ジスタ、１３は入出力指令実行部、ａ，ｂ，…は
チヤネルの順をあらわし、，…は入出力機器
の順をあらわしている。

Claims (1)

【特許請求の範囲】
1. １ おのおのが複数の入出力機器に接続された複
   数のチヤネルと、これらチヤネルを入出力インタ
   フエースを介して制御するチヤネル制御装置と、
   主記憶装置を用いて前記チヤネル制御装置を制御
   する中央処理装置とを備えた情報処理装置の入出
   力制御方式において、或るチヤネルに接続される
   入出力機器が高速機器である場合に、該入出力機
   器からの入出力指令起動要求のあとに前記入出力
   インタフエースに前記中央処理装置又は前記入出
   力機器からの指令による処理速度指定情報が生じ
   るようにしておき、前記入出力インタフエースの
   処理速度指定情報を監視してこの処理速度指定情
   報が高速処理要求を意味すると判断したとき高速
   情報を出力する監視回路と、前記高速情報をチヤ
   ネル対応に記憶できる記憶回路とを設け、最初に
   該チヤネルの或る入出力機器から入出力指令起動
   が要求されそのあとの前記処理速度指定情報に基
   づく前記高速情報が出力されたときは、この出力
   された高速情報を前記記憶回路に該チヤネル対応
   に記憶させると共に指令の先取り動作を実行し、
   次に該チヤネルの他の高速の入出力機器から入入
   出力指令起動が要求されたときは直ちに前記記憶
   回路から前記記憶されている高速情報を読出して
   指令の先取り動作を実行するようにしたことを特
   徴とする多重チヤネル制御方式。