JPH09305532A - データ転送方法及びデータ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】ＤＭＡ転送中のＣＰＵは、常に、ＤＭＡ転送状
況を監視しなければならず、マルチタスク処理を行うこ
とができない。 【解決手段】ダイレクト・メモリ・アクセス（ＤＭＡ：
Direct Memory Access）方法によりデータ転送を行うデ
ータ転送において、データの転送中に有効となっている
アドレスを監視し、監視しているアドレスの特定の変化
点を検出したとき検出信号を出力し、検出信号に基づい
て中央処理装置へ割り込み要求信号を発生し、中央処理
装置は割り込み要求があったとき割り込み処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリと周辺装置
とのデータ転送をダイレクト・メモリ・アクセス（ＤＭ
Ａ：Direct Memory Access）方式で行うデータ転送装置
に関する。

【０００２】

【従来の技術】マイクロコンピュータを利用した情報処
理システムにおいて、周辺装置とメモリ間で大量のデー
タ転送を行い、これらのデータを中央処理装置（ＣＰ
Ｕ：Central Processing Unit）で処理、加工して、さ
らに別の周辺装置或いは記憶装置へデータを転送する例
は多くある。このようなデータ転送は、周辺装置からＣ
ＰＵへ割り込みを発生し、割り込みルーチン中でデータ
転送を行っている。しかし、周辺機器からのデータ転送
の要求する回数が多くなると、ＣＰＵのオーバーヘッド
（割り込み処理のための時間）が増大し、データ転送が
データ転送要求に間に合わない場合が生じる。

【０００３】そのため、データ転送を専門に制御するデ
ータ転送方法として、ＣＰＵ側に装備されたダイレクト
・メモリ・アクセス（ＤＭＡ：Direct Memory Access）
コントローラによるＤＭＡ転送がある。ＤＭＡ転送と
は、コンピュータと、コンピュータに接続された周辺機
器との間のデータ転送において、周辺機器とメモリとの
間のデータの転送を制御するＣＰＵのバス使用権を取り
除き、メモリと周辺機器で直接データのやりとりを行
い、比較的高速なデータのやりとりを行う転送方法であ
る。

【０００４】データ転送にはライト転送とリード転送が
あり、Ｉ／Ｏ（Input/Output）デバイスからのデータを
メモリに書き込むデータ転送がライト転送であり、メモ
リのデータを読み出しＩ／Ｏデバイスへ出力するデータ
転送がリード転送である。

【０００５】ライト転送は、Ｉ／Ｏデバイス側がデータ
送出の準備ができたとき、ＣＰＵへＤＭＡリクエスト信
号を出力する。ＣＰＵは、そのＤＭＡリクエスト信号を
認識し、新たな命令の実行を中止し、システムバス（デ
ータバス、アドレスバス及びそれらの制御線）へのアク
セスを一時中断し（ＣＰＵのバスへの接続端子はハイイ
ンピーダンス状態となる）、代わってＤＭＡコントロー
ラがメモリに対してアドレスを発生させると共に、Ｉ／
Ｏデバイスからのデータをメモリに書き込むように制御
信号を出力する。データ転送の終了は、Ｉ／Ｏデバイス
側の信号によるか、若しくは、ＤＭＡコントローラに予
めセットしていたバイト数のデータが転送された後とな
る。ＤＭＡ転送が終了すると、ＤＭＡコントローラは、
システムバスへのアクセスを放棄し（ＤＭＡコントロー
ラのバスへの接続端子はハイインピーダンス状態とな
る）、代わってＣＰＵがバスへのアクセスを再開し、中
止していた時点からの命令を実行再開する。

【０００６】リード転送は、Ｉ／Ｏデバイス側へのデー
タを送出するタイミングでＣＰＵへＤＭＡリクエスト信
号を出力する。ＣＰＵは、そのＤＭＡリクエスト信号を
認識し、システムバスへのアクセスを一時中断し、代わ
ってＤＭＡコントローラがメモリに対してアドレスを発
生すると共に、メモリのデータをＩ／Ｏデバイスへ書き
込むように制御信号を出力する。データ転送の終了は、
Ｉ／Ｏデバイス側の信号によるか、若しくは、ＤＭＡコ
ントローラに予めセットしていたバイト数のデータが転
送された後となる。ＤＭＡ転送が終了すると、ＤＭＡコ
ントローラは、一切のバスへのアクセスを放棄し、代わ
ってＣＰＵがバスのアクセスを再開し、中止していた時
点からの命令を実行再開する。

【０００７】ＤＭＡコントローラは、内部にアドレスレ
ジスタやカウントレジスタ等のレジスタを具備してい
る。アドレスレジスタは、転送するメモリのアドレスを
指定するものであり、カウントレジスタは、転送すべき
データ数を指定するものである。これらのレジスタは、
ＤＭＡ転送に先だってＣＰＵにより設定される。

【０００８】具体的には、アドレスレジスタには、転送
するメモリアドレスの先頭番地を、また、カウントレジ
スタには、転送する総データ数を書き込む。ＤＭＡ転送
に伴い、アドレスレジスタは、インクリメントまたはデ
クリメントされ、カウントレジスタは、デクリメントさ
れる。これらのレジスタを読み出すことにより、ＣＰＵ
は処理を実行再開したとき、どこまでＤＭＡ転送が進ん
だかを知ることができる。

【０００９】このようなＤＭＡを用いたコンピュータ用
アドオンボードの一例について説明する。Ｉ／Ｏデバイ
スをＡ／Ｄ（Analog/Digital）・Ｄ／Ａ（Digital/Anal
og）変換ボードとする。図５は、従来のデータ転送装置
の概略構成を示す模式図である。図５において、Ａ／Ｄ
コンバータ１及びＤ／Ａコンバータ２は、それぞれＳ／
Ｐ（Serial/Paralel）変換部３、Ｐ／Ｓ（Paralel/Seri
al）変換部４を介して、データバスに接続されている。
これらの変換器は、Ａ／Ｄ・Ｄ／Ａタイミング発生部５
からのクロックに同期して動作する。Ａ／Ｄ・Ｄ／Ａタ
イミング発生部５は、サンプリング周波数及びその整数
倍のクロックを発生し、Ａ／Ｄコンバータ１、Ｄ／Ａコ
ンバータ２、Ｓ／Ｐ変換部３、Ｐ／Ｓ変換部４を駆動す
る。

【００１０】ＤＭＡ制御部９は、サンプリング周波数毎
に転送すべきデジタルデータを、ＤＭＡ転送するために
必要な制御信号により制御する。Ａ／Ｄコンバータ１及
びＳ／Ｐ変換部３では、Ａ／Ｄ変換の１サンプル毎にコ
ンピュータ本体側へＤＭＡ転送要求を出し、Ｓ／Ｐ変換
器３のデータを本体メモリに転送する。Ｄ／Ａコンバー
タ２及びＰ／Ｓ変換部４では、Ｄ／Ａ変換の１サンプル
毎にコンピュータ本体側へＤＭＡ転送要求を出し、本体
メモリのデータをＰ／Ｓ変換部４へ転送する。

【００１１】コンピュータ本体に設けられたＤＭＡコン
トローラとして用いられるものの多くは、例えば、６４
Ｋバイト等の１度に比較的小さなデータ領域しか転送で
きない。そのため、４８Ｋサンプリング、１６ビットの
ステレオのデジタルオーディオデータでは、約５０ｍｓ
ｅｃ程度の時間間隔で区切ってデータを転送しなければ
なせない。そこで、ＤＭＡ転送機能を利用して、６４Ｋ
バイト以上のデータを連続転送するために、メインメモ
リの一部をＤＭＡ転送用のバッファ（ＤＭＡバッファ）
を確保し、このバッファに対して連続、繰り返しＤＭＡ
転送を行う方法がある。

【００１２】このようなＤＭＡ転送は、ＤＭＡ転送がＤ
ＭＡバッファの半分まで終了するのを待ち、ＤＭＡバッ
ファの半分までＤＭＡ転送が終了したら、ＤＭＡバッフ
ァの残りの半分にデータをＤＭＡ転送している間に、前
の半分のデータを他のストレージデバイス（例えば、ハ
ードディスク等）に転送する。このプロセスを繰り返し
て、６４Ｋバイトを越えるデータを入出力するが、ＤＭ
Ａバッファの転送状態は、ＣＰＵがＤＭＡコントローラ
のレジスタを常に監視することで把握していた。

【００１３】

【発明が解決しようとする課題】しかし、前述した従来
の装置では、ＤＭＡバッファの半分までＤＭＡ転送が終
了したとき、ＤＭＡバッファとハードディスクとの間で
データ転送を行う。しかし、この間のデータ転送に時間
がかかると、ハードディスクへデータを転送しているバ
ッファの領域に、ＤＭＡ転送によりデータを書き込むた
め、データの取りこぼしが起こる。ＤＭＡ転送状況は、
ＤＭＡコントローラのカウントレジスタを読み出すこと
で行っているため、ハードディスクへのデータ転送時間
がＤＭＡバッファのデータ書き込み時間以上かかると、
ＤＭＡコントローラのカウントレジスタもＤＭＡバッフ
ァの書き込みに対応して動作するため、データの取りこ
ぼしを検出することができない。

【００１４】ハードディスクへのデータ転送がＤＭＡ転
送に対して十分速いとしても、ＤＭＡ転送中にＣＰＵが
可能な仕事は、ハードディスクへのデータ転送を含め
て、ＤＭＡバッファの半分のデータ転送毎に終了するも
のに限られる。そのため、ＤＭＡ転送を行いながら、例
えば、データ表示や信号処理など他の仕事を同時に行わ
せるマルチタスク処理を行うことが非常に困難であっ
た。

【００１５】したがって本発明は、ＣＰＵが常にＤＭＡ
転送の進行状況をアドレスにより監視しなくても、ＤＭ
Ａ転送の進行状況（書き込みデータ量）を容易に把握
し、また、ＤＭＡ転送中でもマルチタスク処理を可能と
するデータ転送方法及びデータ転送装置を提供すること
を目的としている。

【００１６】

【課題を解決するための手段】そのため、請求項１記載
の本発明は、ダイレクト・メモリ・アクセス（ＤＭＡ：
Direct Memory Access）方法によりデータ転送を行うデ
ータ転送方法において、データの転送中に有効となって
いるアドレスを監視し、監視しているアドレスの特定の
変化点を検出したとき検出信号を出力し、検出信号に基
づいて中央処理装置へ割り込み要求信号を発生し、中央
処理装置は割り込み要求があったとき割り込み処理を行
うことを特徴としている。

【００１７】また、請求項２記載の本発明は、ダイレク
ト・メモリ・アクセス（ＤＭＡ：Direct Memory Acces
s）方法によりデータ転送を行うデータ転送装置におい
て、データの転送中に有効となっているアドレスを監視
する監視手段と、監視手段で監視しているアドレスの特
定の変化点を検出し検出信号を出力する変化点検出手段
と、変化点検出手段からの検出信号に基づいて中央処理
装置へ割り込み要求を発生させる割り込み要求手段と、
割り込み要求手段の割り込み要求があったとき割り込み
処理を行う割り込み手段とを具備することを特徴として
いる。

【００１８】また、請求項３記載の本発明は、請求項２
記載のデータ転送装置において、データ転送装置は、転
送されてくるデータを書き込むバッファを具備し、変化
点検出手段は、バッファを複数分割した各領域間の境目
のアドレスを検出することを特徴としている。

【００１９】本発明によれば、連続したデジタルデータ
をＤＭＡ転送するとき、変化点検出部がバッファの特定
の変化点を検出し、その変化点でＣＰＵに対して割り込
み要求を発生するので、ＣＰＵは常にＤＭＡ転送状況を
監視しなくても、ＤＭＡ転送の進行状況を把握すること
ができる。

【００２０】また、ＣＰＵは、割り込み要求により、バ
ッファと他の記憶装置に待避させられたデータとのアド
レスとを比較判断することができ、的確にＤＭＡ転送に
よるデータの誤った上書き（オーバーフロー）を認識す
ることができる。

【００２１】

【発明の実施の形態】図１は、本発明のデータ転送装置
における一実施例の概略構成を示す模式図である。図１
において、コンピュータ本体（以下、コンピュータ）に
接続されている装置は、一実施例としてＡ／Ｄ・Ｄ／Ａ
変換ボードとする。Ａ／Ｄ・Ｄ／Ａ変換ボードは、入力
されたアナログデータをデジタルデータへ、または、デ
ジタルデータをアナログデータに変換して出力するもの
である。コンピュータは、ＣＰＵ（図示せず）、ＤＭＡ
コントローラ（図示せず）、メモリ（図示せず）等を具
備している。

【００２２】Ａ／Ｄ・Ｄ／Ａ変換ボードは、Ａ／Ｄコン
バータ１、Ｄ／Ａコンバータ２、Ｓ／Ｐ変換部３、Ｐ／
Ｓ変換部４、Ａ／Ｄ・Ｄ／Ａタイミング発生部５、入力
ポート６、出力ポート７、アドレスデコーダ８、ＤＭＡ
制御部９、ＤＭＡアドレス変化点検出部１０、ＩＲＱ
（Interrupt ReQuest）制御部１１で構成されている。

【００２３】コンピュータと周辺機器との間のデータの
やりとりは、バスにより行われる。バスには、データバ
ス、アドレスバス、コントロールバスがあり、データバ
スは、実際に使用する命令や情報の伝送路であり、アド
レスバス及びコントロールバスは、データの経路、種類
及び方向の指示に使用される。データバスの伝送方向
は、要素によりまちまちである。例えば、ＲＯＭ（Read
Only Memoly）や入力ポートからは出力のみであり、出
力ポートへは入力のみであり、ＣＰＵやＲＡＭ（Random
Access Memoly）に対しては、双方向である。また、ア
ドレスバスの伝送方向は、ＣＰＵまたはＤＭＡコントロ
ーラの場合は出力方向であり、他のものの場合は入力方
向である。

【００２４】Ａ／Ｄコンバータ１は、入力されるアナロ
グデータをデジタルデータに変換して出力し、Ｄ／Ａコ
ンバータ２は、入力されるデジタルデータをアナログデ
ータに変換して出力する。Ｓ／Ｐ変換部３は、直列的な
データ配列の入力データを並列的なデータ配列に変換し
て出力し、Ｐ／Ｓ変換部４は、並列的なデータ配列の入
力データを直列的なデータ配列に変換して出力する。

【００２５】Ａ／Ｄ・Ｄ／Ａタイミング発生部５は、Ａ
／Ｄコンバータ１、Ｄ／Ａコンバータ２、Ｓ／Ｐ変換部
３、Ｐ／Ｓ変換部４を駆動するとき、基準となるクロッ
クを発生するものである。このクロックは、サンプリン
グ周波数及びサンプリング周波数を整数倍したクロック
を発生しており、これらのクロックに同期して前記コン
バータ及び変換器が駆動される。

【００２６】入力ポート（リードポート）６は、特定の
アドレス上に配置されたラインドライバである。ＣＰＵ
が入力ポートにアクセスすると、周辺機器のステータス
情報をデータバスにのせ、ＣＰＵへステータス情報のデ
ータを送る。このステータス情報のデータは、例えば、
８ビットデータであり、８ビットデータのうち下位１ビ
ットが、ＯＲというオーバーラン・フラグであることを
示している。

【００２７】出力ポート（ライトポート）７は、特定の
アドレス上に配置されたレジスタである。ＣＰＵは、こ
のレジスタにデータバスを介して制御コードを書き込み
ボード上の機器を制御する。この制御コードのデータ
は、例えば、８ビットデータである。８ビットデータの
うち下位１ビットはＤＭＡという制御コードであり、Ｄ
ＭＡ転送の開始または停止の制御が行われる。また、８
ビットデータのうち下位の２ビットはＲＥＳという制御
コードであり、リセットが行われる。

【００２８】アドレスデコーダ８は、データバスに接続
されている各周辺機器の中から、特定の装置を認識させ
るための信号を発生し、その周辺機器をアクティブにす
る条件をデコードするものである。

【００２９】ＤＭＡ制御部９は、内部にアドレスレジス
タやカウントレジスタ等のレジスタを具備している。ア
ドレスレジスタは、データが転送されるメモリのアドレ
スの先頭番地を書き込むものであり、ＤＭＡ転送に先だ
ってＣＰＵにより設定され、ＤＭＡの進行に伴いインク
リメントまたはデクリメントする。カウントレジスタ
は、メモリに転送する総データ数を書き込むものであ
り、ＤＭＡ転送に先だってＣＰＵにより設定され、ＤＭ
Ａの進行に伴いデクリメントする。これらのアドレスレ
ジスタ及びカウントレジスタをＣＰＵが読み出すことに
より、処理が実行再開したときにＤＭＡ転送がどこまで
進んだかを知ることができる。

【００３０】ＤＭＡアドレス変化点検出部１０は、ＤＭ
Ａコントローラが出力するＤＭＡ信号（ＤＭＡ転送中を
示す信号）と、リード信号、ライト信号、および、アド
レスバスからＤＭＡバッファのアドレスを監視し、ＤＭ
Ａアドレスの特定の変化点を検出するものである。ＤＭ
Ａアドレスは、ＤＭＡ転送の対象となっているアドレス
であり、ＤＭＡ転送中のアドレスバスの状態である。

【００３１】ＩＲＱ発生部１１は、ＤＭＡアドレス変化
点検出部１０からの検出信号により、ＣＰＵに対して割
り込みリクエスト信号を発生するものである。

【００３２】ここで、ＤＭＡアドレス変化点検出部１０
とＩＲＱ発生部１１の具体的な構成について説明する。
図２は、本発明のデータ転送装置におけるＤＭＡアドレ
ス変化点検出部及びＩＲＱ発生部の概略構成を示す模式
図である。図２において、ＡＤｎは、アドレスの変化点
を検出したいアドレスラインであり、ＣＰＵまたはＤＭ
Ａコントローラが発生する。アドレスの変化の区別は、
ＤＭＡ信号により行われ、ＤＭＡ信号がアクティブにな
っているとき、ＤＭＡコントローラがアドレスを発生し
ていることを示している。ＲＥＡＤは、この装置に対し
てデータバスへデータを出力するときにアクティブにな
る信号であり、ＷＲは、データバス上のデータを、この
装置に書き込むときにアクティブになる信号である。Ｉ
ＲＱは、この装置が発生する割り込み要求信号であり、
ＣＰＵまたは割り込みコントローラ（図示せず）へ接続
されており、ＣＰＵへ割り込みルーチンの処理を要求す
る信号である。

【００３３】図３は、本発明のデータ転送装置における
ＤＭＡアドレス変化点検出部及びＩＲＱ発生部の動作を
示すタイムチャートである。バイト単位のアドレッシン
グで、ＡＤ0〜ＡＤN-1のＮ本のアドレスラインを持つシ
ステムでは、アドレス空間は２Nバイトである。この装
置へ入力されるアドレスラインがＡＤｎである場合、Ｄ
ＭＡ転送の２nバイト境界を越えるタイミング毎に割り
込みを発生させる。従って、ＤＭＡバッファとして２k
（ｋ＞ｎ）バイト境界間に配置された２1（１＞ｋ＞
ｎ）バイトを使用するようにシステムを設定することに
より、完全にＤＭＡ転送が２nバイト経過する毎に割り
込み要求を発生する。

【００３４】次に、本発明のデータ転送装置におけるデ
ータ転送（ＤＭＡ転送）動作について説明する。本実施
例ではコンピュータに接続された周辺機器をＡ／Ｄ・Ｄ
／Ａ変換ボードとする。いまＡ／Ｄ・Ｄ／Ａ変換ボード
に連続したアナログ信号（オーディオ信号）が入力され
ているとする。

【００３５】Ａ／Ｄ・Ｄ／Ａ変換ボードのアナログ入力
（Ａin）から入力したアナログ信号は、Ａ／Ｄコンバー
タ１に入力し、Ａ／Ｄ・Ｄ／Ａタイミング発生部５で発
生したタイミングに基づいて、アナログ信号からデジタ
ル信号に変換され、Ｓ／Ｐ変換部３に出力される。

【００３６】Ｓ／Ｐ変換部３は、入力されたデジタルデ
ータをＡ／Ｄ・Ｄ／Ａタイミング発生部５で発生したタ
イミングに基づいて、シリアル配列のデジタル信号をパ
ラレル配列のデジタル信号に変換し、データ送出の準備
を完了させる。Ｓ／Ｐ変換部３のデータ送出の準備が完
了すると、ＤＭＡ制御部９に対してデータレディ信号
（ＤＲＤＹ）を出力する。

【００３７】ＤＭＡ制御部９は、Ｓ／Ｐ変換部３からの
ＤＲＤＹに基づいて、ＣＰＵにＤＭＡリクエスト信号
（ＤＭＡＲＱ）を出力する。

【００３８】ＣＰＵは、ＤＭＡＲＱを認識すると、新た
な命令の実行を中止し、システムバス（データバス、ア
ドレスバス等の制御線）へのアクセスを一時中断する。
そうすると、ＤＭＡコントローラがバスの使用権を持
ち、メモリに対してＤＭＡアドレスを発生させるととも
に、データバスを介して転送されてきたＤＭＡ転送する
データの１サイクル分（例えば、１ビットまたは１ワー
ド）を、メモリに確保されているＤＭＡバッファへ書き
込む。

【００３９】Ａ／Ｄ・Ｄ／Ａ変換ボードからのデータの
ＤＭＡ転送が終了すると、また、ＣＰＵがバスへのアク
セスを開始し、中止していた時点からの命令を実行す
る。このようなＤＭＡ転送を繰り返し行い、連続したデ
ジタルデータのデータ転送を行う。

【００４０】このＤＭＡ転送が実行される処理の中で、
ＤＭＡアドレス変化点検出部１０とＩＲＱ発生部１１
は、ＤＭＡバッファのＤＭＡアドレスの特定の変化点か
ら、ＤＭＡの転送の進行状況を判断し、ＣＰＵに対して
割り込み要求を発生する。特定のＤＭＡアドレスの変化
点を検出し、その変化点でＣＰＵに対して割り込み要求
を発生し、ＣＰＵに割り込み処理を行わせるため、ＣＰ
Ｕは、ＤＭＡ転送を行っている間、常にＤＭＡコントロ
ーラのアドレスを監視する必要がなく、他の仕事を行う
ことができる。

【００４１】具体的に処理動作を説明する。図４は、本
発明のデータ転送装置における一実施例のバッファのデ
ータ書き込み動作を説明する模式図である。図４（ａ）
に示すように、メモリに確保されているＤＭＡバッファ
１２には、予めＤＭＡバッファ１２ａ、ＤＭＡバッファ
１２ｂの２つの領域が設定されている。ＤＭＡ転送中
は、ＤＭＡコントローラがＣＰＵからのバスの使用権を
獲得し、Ａ／Ｄ・Ｄ／Ａ変換ボードから転送されるデー
タを、ＤＭＡバッファ１２ａの領域に順次書き込みを行
っている。この書き込みの時、ＤＭＡバッファ１２にＤ
ＭＡアドレスを出力している。

【００４２】図４（ｂ）に示すように、ＤＭＡアドレス
は、２分割された領域の最後の領域１２ｃを予め特定の
変化点として設定している。このＤＭＡアドレスは、Ｄ
ＭＡアドレス変化点検出部１０により、常に監視されて
いる。デジタルデータを書き込みを行い、ＤＭＡバッフ
ァ１２ａに書き込みが終了し、ＤＭＡバッファ１２ｂへ
継続して書き込みを行うとき、つまり、ＤＭＡバッファ
１２ａの領域の最後の領域（特定の時点）１２ｃにデー
タが書き込まれた時、ＤＭＡアドレス変化点検出部１０
は、ＤＭＡアドレスに予め設定されている特定の変化点
を検出し、ＩＲＱ発生部１１に検出信号を出力する。

【００４３】ＩＲＱ発生部１１は、ＤＭＡアドレス変化
点検出部１０からの検出信号に基づいて、ＣＰＵに対し
て割り込みリクエスト信号を発生する。

【００４４】図４（ｃ）に示すように、ＣＰＵは、ＩＲ
Ｑ発生部１１からの割り込みリクエスト信号を認識する
と、現在進行中の他の仕事を中断し、割り込み処理を実
行する。割り込み処理ルーチンは、ＤＭＡアドレスを読
み出し保存し、そのＤＭＡアドレスが、ハードディスク
に待避されたデータのＤＭＡアドレスと重複していた場
合にエラーフラグを立てる処理である。

【００４５】ＣＰＵは、ＤＭＡバッファ１２ａのデータ
にエラーが生じてないと判断し、書き込まれたデータを
順次ハードディスク側に待避（書き込み）を行う。図４
（ｄ）に示すように、この間は、ＤＭＡ転送は継続して
おり、ＤＭＡバッファ１２ｂに順次Ａ／Ｄ・Ｄ／Ａ変換
ボードからデータが転送されている。

【００４６】次に、図４（ｅ）に示すように、データが
書き込まれているＤＭＡバッファ１２ｂの書き込みが終
了し、また、ＤＭＡバッファ１２ａの領域にデータを書
き込む時、つまり、ＤＭＡバッファ１２ｂの領域の最後
の領域（特定の時点）１２ｄにデータが書き込まれた
時、ＤＭＡアドレス変化点検出部１０は、ＤＭＡアドレ
スに予め設定されている特定の変化点を検出し、ＩＲＱ
発生部１１に検出信号を出力する。

【００４７】ＩＲＱ発生部１１は、ＤＭＡアドレス変化
点検出部１０からの検出信号に基づいて、ＣＰＵに対し
て、また割り込みリクエスト信号を発生する。

【００４８】ＣＰＵは、ＩＲＱ発生部１１からの割り込
みリクエスト信号を認識すると、図４（ｆ）に示すよう
に、現在進行中のＤＭＡバッファ１２ｂのデータを、ハ
ードディスクに待避させる仕事を中断し、ＤＭＡアドレ
スを読み出し保存し、そのＤＭＡアドレスが、ハードデ
ィスクに待避されたデータのＤＭＡアドレスと重複して
いた場合にエラーフラグを立てる割り込み処理をルーチ
ンを実行する。

【００４９】このような処理を繰り返し行うことによ
り、連続したデジタルデータであっても、ＤＭＡ転送が
実行されている間、ＤＭＡコントローラのＤＭＡアドレ
スを常に監視する必要がなく、ＤＭＡ転送におけるオー
バーフローを防止することができる。

【００５０】つまり、連続したデジタルデータをＤＭＡ
転送するとき、ＤＭＡ変化点検出部１０がメモリの一部
に確保されたＤＭＡバッファの特定の変化点（ＤＭＡア
ドレス）を検出し、その変化点でＩＲＱ発生部１１がＣ
ＰＵに対して割り込み要求を行う。ＣＰＵは、割り込み
要求によりＤＭＡバッファと他のメモリに待避させられ
たデータとのアドレスとを比較判断し処理を行うことに
より、的確にＤＭＡ転送によるオーバーフローを認識す
ることができる。

【００５１】また、前述したメモリに確保されたＤＭＡ
バッファにおいて、ＣＰＵに対する割り込みリクエスト
信号を発生させるＤＭＡアドレスの特定の変化点は、Ｄ
ＭＡバッファを２分割の領域に分割した地点に限定され
るものではない。例えば、ＤＭＡバッファを４分割した
それぞれの分割点において、割り込みリクエスト信号を
発生させるようにしてもよい。このような場合、ＤＭＡ
バッファの領域のうち、１／４の領域にデータの書き込
みを行った時点で、割り込み要求を発生させるため、更
に的確にＤＭＡ転送によるオーバーフローを認識するこ
とができる。

【００５２】以上のように、ＤＭＡ転送及びＤＭＡバッ
ファとストレージメディア（ハードディスク等）間のデ
ータ転送（プログラム等）の進行状況の確認が、割り込
み処理ルーチンの中で特定のＤＭＡ転送のデータ量毎に
行われるため、ＤＭＡ転送速度にＤＭＡバッファとスト
レージメディア間のデータ転送が追いつけずに起きるデ
ータ転送のエラーを確実に検出することができる。

【００５３】また、ＤＭＡバッファの他に、さらに大容
量の２次的なバッファを設け、割り込みルーチン内で、
その２次的なバッファにＤＭＡバッファからのデータを
一時待避させることによって、ＤＭＡバッファを等価的
に大容量化できる。

【００５４】ＤＭＡ転送中、常に、ＤＭＡコントローラ
のレジスタを監視しておく必要がないため、他の信号処
理を行いながらデータ転送が可能となる。

【００５５】

【発明の効果】本発明によれば、ＣＰＵが常にＤＭＡ転
送の進行状況をアドレスにより監視しなくても、ＤＭＡ
転送の進行状況（書き込みデータ量）を容易に把握する
ことができる。また、ＣＰＵは、ＤＭＡ転送中でもマル
チタスク処理を行うことができる。

【図面の簡単な説明】

【図１】本発明のデータ転送装置における一実施例の概
略構成を示す模式図である。

【図２】本発明のデータ転送装置におけるＤＭＡアドレ
ス変化点及びＩＲＱ発生部の概略構成を示す模式図であ
る。

【図３】本発明のデータ転送装置におけるＤＭＡアドレ
ス変化点検出部及びＩＲＱ発生部の動作を示すタイムチ
ャートである。

【図４】本発明のデータ転送装置における一実施例のバ
ッファのデータ書き込み動作を説明する模式図である。

【図５】従来のデータ転送装置の概略構成を示す模式図
である。

【符号の説明】

１ ・・・Ａ／Ｄコンバータ ２ ・・・Ｄ／Ａコンバータ ３ ・・・Ｓ／Ｐ変換部 ４ ・・・Ｐ／Ｓ変換部 ５ ・・・Ａ／Ｄ・Ｄ／Ａタイミ
ング発生部 ６ ・・・入力ポート ７ ・・・出力ポート ８ ・・・アドレスデコーダ ９ ・・・ＤＭＡ制御部 １０ ・・・ＤＭＡアドレス変化
点検出部 １１ ・・・ＩＲＱ制御部 １２ ・・・ＤＭＡバッファ １２ａ、１２ｂ ・・・ＤＭＡバッファの領
域 １２ｃ、１２ｄ ・・・最後の領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】ダイレクト・メモリ・アクセス（ＤＭＡ：
   Direct Memory Access）方法によりデータ転送を行うデ
   ータ転送方法において、データの転送中に有効となって
   いるアドレスを監視し、監視している前記アドレスの特
   定の変化点を検出したとき検出信号を出力し、前記検出
   信号に基づいて中央処理装置へ割り込み要求信号を発生
   し、前記中央処理装置は割り込み要求があったとき割り
   込み処理を行うことを特徴とするデータ転送方法。
2. 【請求項２】ダイレクト・メモリ・アクセス（ＤＭＡ：
   Direct Memory Access）方法によりデータ転送を行うデ
   ータ転送装置において、データの転送中に有効となって
   いるアドレスを監視する監視手段と、該監視手段で監視
   している前記アドレスの特定の変化点を検出し検出信号
   を出力する変化点検出手段と、該変化点検出手段からの
   前記検出信号に基づいて中央処理装置へ割り込み要求を
   発生させる割り込み要求手段と、該割り込み要求手段の
   割り込み要求があったとき割り込み処理を行う割り込み
   手段とを具備することを特徴とするデータ転送装置。
3. 【請求項３】請求項２記載のデータ転送装置において、
   転送されてくるデータを書き込むバッファを具備し、前
   記変化点検出手段は、前記バッファを複数に分割した領
   域間の境目のアドレスを検出することを特徴とするデー
   タ転送装置。