JPS63206850A - デ−タ処理方式 - Google Patents
デ−タ処理方式Info
- Publication number
- JPS63206850A JPS63206850A JP3921687A JP3921687A JPS63206850A JP S63206850 A JPS63206850 A JP S63206850A JP 3921687 A JP3921687 A JP 3921687A JP 3921687 A JP3921687 A JP 3921687A JP S63206850 A JPS63206850 A JP S63206850A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- dma
- transfer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 29
- 238000012546 transfer Methods 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims abstract description 32
- 238000003672 processing method Methods 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 abstract description 10
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000007405 data analysis Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多芯並列にデータを転送する通信システムにお
ける受信装置のデータ処理方式に関するものである。
ける受信装置のデータ処理方式に関するものである。
（従来の技術）
従来、この種の受信装置としては、並列データの受信、
データの解析、受信バッファへの格納、送信装置への応
答までの全てのデータ処理をマイクロプロセッサで行う
ものがある。この受信装置の動作を示すフローチャート
を第４図に示す。同図において、ストローブ信号は１キ
ヤラクタ毎に受信データをサンプリングするためのもの
で、受信データと共に送信装置より送られる（信号線は
異なる）。ビジー信号は割込処理、データ解析処理、受
信データの受信バッファへの格納処理等のデータ処理中
であるか否かを示すものであり、応答信号はデータ処理
の終了及び次のキャラクタの受信データを要求するもの
であり、これらの信号は個々の信号線を介して送信装置
へ送出される。
データの解析、受信バッファへの格納、送信装置への応
答までの全てのデータ処理をマイクロプロセッサで行う
ものがある。この受信装置の動作を示すフローチャート
を第４図に示す。同図において、ストローブ信号は１キ
ヤラクタ毎に受信データをサンプリングするためのもの
で、受信データと共に送信装置より送られる（信号線は
異なる）。ビジー信号は割込処理、データ解析処理、受
信データの受信バッファへの格納処理等のデータ処理中
であるか否かを示すものであり、応答信号はデータ処理
の終了及び次のキャラクタの受信データを要求するもの
であり、これらの信号は個々の信号線を介して送信装置
へ送出される。
また、別の受信装置としては、データ転送に必要な信号
線の他にファンクションコードかどうかを判別できる信
号線を新たに設け、このファンクション信号線がファン
クションコード転送状態にあるときは、受信装置はマイ
クロプロセッサにてすべての処理を行い、前記ファンク
ション信号線がファンクションコード転送状態でなくな
ったときは、ＤＭＡ （ダイレクトメモリアクセス）方
式にて受信バッファへのデータ格納処理を行うものがあ
る。この受信装置の動作を示すタイムチャートを第５図
に示す。
線の他にファンクションコードかどうかを判別できる信
号線を新たに設け、このファンクション信号線がファン
クションコード転送状態にあるときは、受信装置はマイ
クロプロセッサにてすべての処理を行い、前記ファンク
ション信号線がファンクションコード転送状態でなくな
ったときは、ＤＭＡ （ダイレクトメモリアクセス）方
式にて受信バッファへのデータ格納処理を行うものがあ
る。この受信装置の動作を示すタイムチャートを第５図
に示す。
（発明が解決しようとする問題点）
しかしながら、前記受信装置のデータ処理方式では、次
のような問題点がある。
のような問題点がある。
第４図を参照して述べた受信装置のデータ処理方式では
データ受信、データの解析、受信バッファへのデータ格
納、送信装置への応答まで、すべてマイクロプロセッサ
処理のため、データ転送に時間がかかるという問題点が
ある。また、第５図を参照して述べた受信装置のデータ
処理方式では、データ転送時間を速くするために、新た
に装置間の信号線の数を増加させる必要があり、既存の
システムに接続する装置のデータ処理方式としては適さ
ないという問題点がある。
データ受信、データの解析、受信バッファへのデータ格
納、送信装置への応答まで、すべてマイクロプロセッサ
処理のため、データ転送に時間がかかるという問題点が
ある。また、第５図を参照して述べた受信装置のデータ
処理方式では、データ転送時間を速くするために、新た
に装置間の信号線の数を増加させる必要があり、既存の
システムに接続する装置のデータ処理方式としては適さ
ないという問題点がある。
本発明は以上述べた問題点を解決し、従来使用していた
信号線のみで高速のデータ転送を行うことが可能な受信
装置のデータ処理方式を提供することを目的とする。
信号線のみで高速のデータ転送を行うことが可能な受信
装置のデータ処理方式を提供することを目的とする。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、送信装置と受信
装置の間で並列データ転送を行うシステムにおける受信
装置のデータ処理方式において、データの受信、データ
の処理中か否かを示すビジー信号及びデータ処理の終了
及び次の受信データを要求する応答信号の送信を行う受
信応答手段と、受信応答手段からの受信データを格納す
るバッファ手段と、受信応答手段からの受信データを解
析して該受信データをバッファ手段へ格納すると共に受
信データがダイレクトメモリアクセス開始情報であると
き、次の受信データよりダイレクトメモリアクセスモー
ドにする処理手段と、ダイクレトメモリアクセスモード
時に、受信応答手段からバッファ手段へ受信データを転
送すると共に、設定時間に達すると、該転送を終了して
処理手段に割込み信号を送出するダイレクトメモリアク
セス制御手段とを具備するものである。
装置の間で並列データ転送を行うシステムにおける受信
装置のデータ処理方式において、データの受信、データ
の処理中か否かを示すビジー信号及びデータ処理の終了
及び次の受信データを要求する応答信号の送信を行う受
信応答手段と、受信応答手段からの受信データを格納す
るバッファ手段と、受信応答手段からの受信データを解
析して該受信データをバッファ手段へ格納すると共に受
信データがダイレクトメモリアクセス開始情報であると
き、次の受信データよりダイレクトメモリアクセスモー
ドにする処理手段と、ダイクレトメモリアクセスモード
時に、受信応答手段からバッファ手段へ受信データを転
送すると共に、設定時間に達すると、該転送を終了して
処理手段に割込み信号を送出するダイレクトメモリアク
セス制御手段とを具備するものである。
（作 用）
本発明は次のように作用する。処理手段（例えばマイク
ロプロセッサ）は応答手段からの受信データを解析し、
受信データがダイレクトメモリアクセス（ＤＭＡ）開始
情報であるとき、次の（キャラクタの）受信データから
ＤＭＡモードにするように働く。次の受信データが受信
されるとＤＭＡ制御手段はＤＭＡ方式により受信応答手
段からバッファ手段へ転送すると共に予め設定された設
定時間（例えば受信データのＩＯ周期分程度に設定され
る）に達したとき、ＤＭＡ転送を終了すると共に処理手
段に割込み信号を出力するように働く。このように受信
データの解析によりＤＭＡモードに設定し、設定時間に
達するまでＤＭＡ転送を行い、割込み信号により電文終
了処理をできるようにしたので、信号線を増加させるこ
となく、データ転送速度を速くすることができる。
ロプロセッサ）は応答手段からの受信データを解析し、
受信データがダイレクトメモリアクセス（ＤＭＡ）開始
情報であるとき、次の（キャラクタの）受信データから
ＤＭＡモードにするように働く。次の受信データが受信
されるとＤＭＡ制御手段はＤＭＡ方式により受信応答手
段からバッファ手段へ転送すると共に予め設定された設
定時間（例えば受信データのＩＯ周期分程度に設定され
る）に達したとき、ＤＭＡ転送を終了すると共に処理手
段に割込み信号を出力するように働く。このように受信
データの解析によりＤＭＡモードに設定し、設定時間に
達するまでＤＭＡ転送を行い、割込み信号により電文終
了処理をできるようにしたので、信号線を増加させるこ
となく、データ転送速度を速くすることができる。
（実施例）
第１図は本発明の一実施例を示す受信装置のブロック図
である。同図において、１は受信応答回路、１１は送信
装置（図示せず）と接続され、多芯並列データを転送す
るための受信データの信号線、１２は送信装置と接続さ
れ、受信データをサンプリングするためのストローブ信
号の信号線、２は前記受信応答回路１に取込まれた受信
データを解析し、後述する受信バッファへの格納および
送信装置への応答等を行うマイクロプロセッサ、３は受
信データを蓄積する受信バッファ、４は受信データの周
期を時間監視しタイムアウトを検出したとき、後述する
ＤＭＡ動作を終了させる時間監視タイマー、５は受信デ
ータを受信バッファ３にダイレクトに書込むＤＭＡ制御
回路、１３は送信装置に接続され、受信データ処理中を
示すビジー信号の信号線、１４は送信装置に接続され、
受信データ処理が完了したことを知らせると共に次のキ
ャラクタの受信データを要求する応答信号の信号線、１
５はＤＭＡ転送モード時に使用される受信データ周期や
応答タイミング等の受信応答回路１とＤＭＡ制御回路５
間の制御線、１６は時間監視タイマー４のタイムアウト
および時間監視タイマークリア等の時間監視タイマーと
ＤＭＡ制御回路間の制御線、１７はアドレスバスやデー
タバスの信号線、１８はり一ド／ライト信号線やマイク
ロプロセッサがフローティング状態を示す信号線等の制
御線、１９はマイクロプロセッサをフローティング状態
にするためのホールド要求信号の信号線、２０は時間監
視タイマーがタイムアウトになったことによりＤＭＡの
動作を終了させたことを知らせる割込み信号の信号線で
ある。
である。同図において、１は受信応答回路、１１は送信
装置（図示せず）と接続され、多芯並列データを転送す
るための受信データの信号線、１２は送信装置と接続さ
れ、受信データをサンプリングするためのストローブ信
号の信号線、２は前記受信応答回路１に取込まれた受信
データを解析し、後述する受信バッファへの格納および
送信装置への応答等を行うマイクロプロセッサ、３は受
信データを蓄積する受信バッファ、４は受信データの周
期を時間監視しタイムアウトを検出したとき、後述する
ＤＭＡ動作を終了させる時間監視タイマー、５は受信デ
ータを受信バッファ３にダイレクトに書込むＤＭＡ制御
回路、１３は送信装置に接続され、受信データ処理中を
示すビジー信号の信号線、１４は送信装置に接続され、
受信データ処理が完了したことを知らせると共に次のキ
ャラクタの受信データを要求する応答信号の信号線、１
５はＤＭＡ転送モード時に使用される受信データ周期や
応答タイミング等の受信応答回路１とＤＭＡ制御回路５
間の制御線、１６は時間監視タイマー４のタイムアウト
および時間監視タイマークリア等の時間監視タイマーと
ＤＭＡ制御回路間の制御線、１７はアドレスバスやデー
タバスの信号線、１８はり一ド／ライト信号線やマイク
ロプロセッサがフローティング状態を示す信号線等の制
御線、１９はマイクロプロセッサをフローティング状態
にするためのホールド要求信号の信号線、２０は時間監
視タイマーがタイムアウトになったことによりＤＭＡの
動作を終了させたことを知らせる割込み信号の信号線で
ある。
次に第２図のタイムチャート、第３図のフローチャート
を用いて本実施例の動作を説明する。
を用いて本実施例の動作を説明する。
まず、受信データ信号線１１およびストローブ信号線１
２により受信した多芯並列データは一時、受信応答回路
１に取り込まれる（Ｓｔ）、受信応答回路１は、送信装
置にビジー信号線１３を通して、受信データ処理中（第
２図（イ））であることを知らせる。マイクロプロセッ
サ２は受信データを解析し、受信バッファ３に格納し、
すべての処理が完了すると前記ビジー信号線１２をオフ
にし、同時に応答信号線１４を通して、送信装置に受信
処理が完了したことを知らせる（５４〜５７）。
２により受信した多芯並列データは一時、受信応答回路
１に取り込まれる（Ｓｔ）、受信応答回路１は、送信装
置にビジー信号線１３を通して、受信データ処理中（第
２図（イ））であることを知らせる。マイクロプロセッ
サ２は受信データを解析し、受信バッファ３に格納し、
すべての処理が完了すると前記ビジー信号線１２をオフ
にし、同時に応答信号線１４を通して、送信装置に受信
処理が完了したことを知らせる（５４〜５７）。
もし、受信したデータが次のデータからＤＭＡにて受信
バッファ３に格納することを指示する制御データであれ
ば、マイクロプロセッサ２はＤＭＡ制御回路５および受
信応答回路１にＤＭＡ転送命令を実行し、ＤＭＡ転送モ
ード（第２図（ロ））にする（Ｓ４．Ｓ８．Ｓ９）。
バッファ３に格納することを指示する制御データであれ
ば、マイクロプロセッサ２はＤＭＡ制御回路５および受
信応答回路１にＤＭＡ転送命令を実行し、ＤＭＡ転送モ
ード（第２図（ロ））にする（Ｓ４．Ｓ８．Ｓ９）。
次に再び送信装置から受信データが送られてくると、受
信応答回路１はビジー信号（１３）をオンにしく第２図
（八））、ＤＭＡ制御回路５にＤＭＡ要求信号（１５）
を送出し、ＤＭＡ制御回路５は時間監視タイマー４にタ
イマークリア信号（１６）を出し、同時にマイクロプロ
セッサ２に対し、ホールド要求信号（１９）を送出し、
マイクロプロセッサ２をフローティング状態にし、バス
を解放させる（Ｓｌｌ。
信応答回路１はビジー信号（１３）をオンにしく第２図
（八））、ＤＭＡ制御回路５にＤＭＡ要求信号（１５）
を送出し、ＤＭＡ制御回路５は時間監視タイマー４にタ
イマークリア信号（１６）を出し、同時にマイクロプロ
セッサ２に対し、ホールド要求信号（１９）を送出し、
マイクロプロセッサ２をフローティング状態にし、バス
を解放させる（Ｓｌｌ。
５１２）。マイクロプロセッサ２はフローティング状態
になったことを示す信号線１８を受信応答回路１、受信
バッファ３、ＤＭＡ制御回路５に送出し、ＤＭＡ制御回
路５はＤＭＡ転送のためのリード信号（１８）を受信応
答回路１に送出し前述の受信データを受信応答回路１か
ら取り出し、同時にライト信号（１８）を送出し、受信
バッファ３に受信応答回路１から取り出した受信データ
を書込む（Ｓ１３）。
になったことを示す信号線１８を受信応答回路１、受信
バッファ３、ＤＭＡ制御回路５に送出し、ＤＭＡ制御回
路５はＤＭＡ転送のためのリード信号（１８）を受信応
答回路１に送出し前述の受信データを受信応答回路１か
ら取り出し、同時にライト信号（１８）を送出し、受信
バッファ３に受信応答回路１から取り出した受信データ
を書込む（Ｓ１３）。
ＤＭＡ動作による受信バッファへの格納が終了すると、
ＤＭＡ制御回路５は受信応答回路１に完了信号（１５）
を送出し、受信応答回路１はビジー信号（１３）をオフ
にすると同時に応答信号（１４）を送信装置へ送出しく
第２図（ニ））、１つの（１キヤラクタの）受信データ
のＤＭＡ転送が完了したことになる（５１４，５１５）
。以後同様の動作を繰返し、もし次の受信データが時間
監視タイマー４に設定した時間内に送られて来なかった
場合、時間監視タイマー４は、第２図（ネ）に示すよう
に、タイム、アウト信号（１６）をＤＭＡ制御回路５に
送出する（Ｓ１６）。
ＤＭＡ制御回路５は受信応答回路１に完了信号（１５）
を送出し、受信応答回路１はビジー信号（１３）をオフ
にすると同時に応答信号（１４）を送信装置へ送出しく
第２図（ニ））、１つの（１キヤラクタの）受信データ
のＤＭＡ転送が完了したことになる（５１４，５１５）
。以後同様の動作を繰返し、もし次の受信データが時間
監視タイマー４に設定した時間内に送られて来なかった
場合、時間監視タイマー４は、第２図（ネ）に示すよう
に、タイム、アウト信号（１６）をＤＭＡ制御回路５に
送出する（Ｓ１６）。
ＤＭＡ制御回路５はＤＭＡ転送モードをオフにし、同時
にマイクロプロセッサ２に割込信号２０を送出する（５
１７．’８１８）。マイクロプロセッサ２は、受信バッ
ファ３の中に電文終了データがあるかを検索し、電文終
了データがなければ再度ＤＭＡ転送制御データ待ち状態
になり、電文終了データが検出されれば電文終了処理を
行う（５１９，５２０）。
にマイクロプロセッサ２に割込信号２０を送出する（５
１７．’８１８）。マイクロプロセッサ２は、受信バッ
ファ３の中に電文終了データがあるかを検索し、電文終
了データがなければ再度ＤＭＡ転送制御データ待ち状態
になり、電文終了データが検出されれば電文終了処理を
行う（５１９，５２０）。
このように、本実施例によれば、受信データの周期を時
間監視し、設定した時間内に受信したデータは受信バッ
ファにＤＭＡにて格納し、設定した時間がタイムアウト
となった時は、ＤＭＡ動作を終了させ、電文処理を行う
方式としたので、： 装置間インターフェースのデータ
転送時間が短縮され、特にイメージデータを扱うページ
プリンタのデータ転送に大きな効果が期待できる。更に
特別な信号線も必要としないので、既存のシステムにも
適用できるなどの効果が期待できる。
間監視し、設定した時間内に受信したデータは受信バッ
ファにＤＭＡにて格納し、設定した時間がタイムアウト
となった時は、ＤＭＡ動作を終了させ、電文処理を行う
方式としたので、： 装置間インターフェースのデータ
転送時間が短縮され、特にイメージデータを扱うページ
プリンタのデータ転送に大きな効果が期待できる。更に
特別な信号線も必要としないので、既存のシステムにも
適用できるなどの効果が期待できる。
（発明の効果）
以上詳細に説明したように、本発明によれば、受信デー
タ中のＤＭＡ開始情報によりＤＭＡ転送を行うと共に設
定時間に達するとＤＭＡ転送を終了すると共に電文終了
処理ができるようにしたので、装置間の信号線を増加さ
せることなく、データ転送時間を短縮させることができ
る。
タ中のＤＭＡ開始情報によりＤＭＡ転送を行うと共に設
定時間に達するとＤＭＡ転送を終了すると共に電文終了
処理ができるようにしたので、装置間の信号線を増加さ
せることなく、データ転送時間を短縮させることができ
る。
第１図は本発明の一実施例を示す受信装置のブロック図
、第２図、第３図はそれぞれ第１図の実施例の動作を示
すタイムチャート、フローチャート、第４図、第５図は
従来の技術の動作を示すタイムチャートである。 １・・・受信応答回路 ２・・・マイクロプロセッサ
３・・・受信バッファ ４・一時間監視タイマー５−
Ｄ Ｍ Ａ制御回路
、第２図、第３図はそれぞれ第１図の実施例の動作を示
すタイムチャート、フローチャート、第４図、第５図は
従来の技術の動作を示すタイムチャートである。 １・・・受信応答回路 ２・・・マイクロプロセッサ
３・・・受信バッファ ４・一時間監視タイマー５−
Ｄ Ｍ Ａ制御回路
Claims (1)
- 【特許請求の範囲】 送信装置と受信装置の間で並列データ転送を行うシステ
ムにおける受信装置のデータ処理方式において、 データの受信、データの処理中か否かを示すビジー信号
及びデータ処理の終了及び次の受信データを要求する応
答信号の送信を行う受信応答手段と、 受信応答手段からの受信データを格納するバッファ手段
と、 受信応答手段からの受信データを解析して該受信データ
をバッファ手段へ格納すると共に受信データがダイレク
トメモリアクセス開始情報であるとき、次の受信データ
よりダイレクトメモリアクセスモードにする処理手段と
、 ダイクレトメモリアクセスモード時に、受信応答手段か
らバッファ手段へ受信データを転送すると共に、設定時
間に達すると、該転送を終了して処理手段に割込み信号
を送出するダイレクトメモリアクセス制御手段とを具備
するデータ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039216A JP2605273B2 (ja) | 1987-02-24 | 1987-02-24 | データ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039216A JP2605273B2 (ja) | 1987-02-24 | 1987-02-24 | データ処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63206850A true JPS63206850A (ja) | 1988-08-26 |
| JP2605273B2 JP2605273B2 (ja) | 1997-04-30 |
Family
ID=12546942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039216A Expired - Lifetime JP2605273B2 (ja) | 1987-02-24 | 1987-02-24 | データ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605273B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117022A (ja) * | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | デ−タ転送方式 |
| JPS61185148U (ja) * | 1985-05-02 | 1986-11-18 |
-
1987
- 1987-02-24 JP JP62039216A patent/JP2605273B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117022A (ja) * | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | デ−タ転送方式 |
| JPS61185148U (ja) * | 1985-05-02 | 1986-11-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605273B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001624A (en) | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor | |
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPH10293744A (ja) | Ｐｃｉバス・システム | |
| JPS623362A (ja) | デ−タ受信方式 | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| JPS63206850A (ja) | デ−タ処理方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPH09305532A (ja) | データ転送方法及びデータ転送装置 | |
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JPS59146326A (ja) | チヤネル装置の制御方式 | |
| JPH087694B2 (ja) | 割込制御方式 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| KR100259585B1 (ko) | 디엠에이 콘트롤러 | |
| JPH0518145B2 (ja) | ||
| JPS62242264A (ja) | 通信制御装置 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH07319802A (ja) | データ転送方式 | |
| JPS6339237A (ja) | 回線トレ−ス制御方式 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH077954B2 (ja) | 制御装置 | |
| JPS63149753A (ja) | デ−タ処理装置 | |
| JPH05173926A (ja) | 周辺装置接続システム | |
| JPH03214842A (ja) | データ伝送装置 | |
| JPH036766A (ja) | マルチプロセッサ装置における同報通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |