JPS60175153A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野］ 本発明は複数のレジスタ中の選択した１つのレジスタが
特定の値となった時に自動的に割り込み要求を行なう演
算処理装置に関するものである。

［従来技術］ 従来、プログラムの実行中にレジスタ内のデータ変化に
対応して、レジスタ内のデータが特定の値になった時に
自動的に割り込みを発生させることはできず、例えばユ
ーザプログラムのデパック作業を行なう場合等において
は、ユーザプログラムが予め指定したアドレスまで実行
されたことを検出してユーザプログラムよりシステムプ
ログラムに制御を移すことしかできずデパック作業に多
くの負荷がかるという欠点を有していた。

［目的］ 本発明は上述従来技術の欠点に鑑みなされたもので、レ
ジスタの値が予め設定された任意の値になった時に自動
的に割り込みをすることができる演算処理装置を提供す
ることを目的とする。

［実施例］ 以下本発明の一実施例を図面に従って説明する。

図は本発明の一実施例である演算処理装置の機能ブロッ
ク図であり、図中１はレジスタ１〜レジスタｎよりなる
汎用演算レジスタ群、２はデータ比較用レジスタであり
、レジスタ選択データ部２ａと比較データ部２ｂよりな
る。３は全体の制御を司る制御回路、制御回路３には汎
用レジスタ群１を制御するレジスタ制御回路４が含まれ
ている。５は命令語の記憶位置を記憶するプログラムカ
ウンタ、６は命令レジスタ、７は命令レジスタ６の命令
の解析を行なう命令デコーダ、８はメモリアドレスレジ
スタ、９はメモリデータレジスタ、１３はメモリ制御回
路、１４はメモリ、１５はデータ比較用レジスタ２の比
較データ部２ｂの値とレジスタ選択データ部２ａで選択
された汎用レジスタ群ｌ中のレジスタの値との比較を行
なう比較回路、１６は比較回路１５よりの一致信号で起
動され、割り込みを発生させる割込制御回路１６である
。

ここで１１は制御回路３よりの制御信号を示し、１２は
レジスタ選択データ部２ａよりレジスタ制御回路４への
レジスタ選択データである。

また汎用レジスタ群ｌ及びデータ比較用レジスタ２には
プログラム命令により周知の方法で任意の値が設定でき
る。

以下、図に示す本実施例の動作を説明する。

初期状態においては比較回路１５によるデータの比較は
行なわれず、またデータ比較レジスタ２は何も機能して
いない。このデータ比較レジスタ２の比較データ部２ｂ
は汎用レジスタ群ｌの各レジスタと同様のビット長を持
ち、本実施例では８ビツト構成であり、レジスタ選択デ
ータ部２ａも８ビツトで構成されている０例えば汎用レ
ジスタＩＴ　１のレジスタｌが５”になったか否かを比
較したいときにはデータ比較レジスタ２に°“＃０１０
５”（１６進）を書き込む。

制御回路３は命令デコーダ７よりデータ比較レジスタ２
へのデータの書き込み命令を受け取ると書き込み命令に
より指定されたデータをデータ比較レジスタ２に書き込
むと共に、それ以後のレジスタ選択データ部２ａで指定
されたレジスタ操作命令実行時に比較回路１５を起動さ
せ、比較データ部２ｂの値と指定レジスタの値との比較
を行なわせる。

今、データ比較レジスタ２に’＃０１０５°゛がセット
されている時に、メモリ１４の°“Ｌ”番地よりの以下
に示す命令が実行された時の動作を詳細に説明する。

Ｌ　ＭＯＶＩ　ＲＥＧＩ、５ ここで°“Ｌ　Ｉ＋はこの命令の記憶されているメモリ
１４のアドレスを示し、汎用レジスタ群ｌ中のレジスタ
ｌに“Ｌ＋１°゛番地の内容（この場合”　Ｌ　＋　１
　”番地には°゛５”が格納されている）をセットする
旨の命令を示している。

プログラムが順次実行され、プログラムカウンタ５の値
がＬ′′となるとメモリ１２の°゛Ｌ”番地より命令を
読み出すべくプログラムカウンタ５のイ１α、即ちＬ°
”をメモリアドレスレジスタ８にセットし、この値をメ
モリ制御回路１３に与えると八に、制御回路４よりメモ
リ制御回路１３に記憶データの読み出しを指示し、“Ｌ
゛′′番地容が読み出されるとこの値をメモリデータレ
ジスタ９にセットする。そしてプログラムカウンタ５の
値を＋１する。これによりプログラムカウンタの値は“
”Ｌ＋１’”となる。

メモリデータレジスタに読み出された命令は直ちに命令
レジスタ６にセットされ、命令デコーダ７により解析さ
れる。ここでは続く“’Ｌ＋１”番地への内容を汎用レ
ジスタ群ｌ中のレジスタ１に転送（書き込む）命令であ
るのでプログラムカウンタ５の値（Ｌ＋　１）をメモリ
アドレスレジスタ８にセットし、制御回路３のメモリ読
み出し要求に従い“Ｌ　＋　１　”番地に格納されてい
る値即ち°“５″がメモリデータレジスタ９にセットさ
れる。そしてプログラムカウンタの値は＋１され“Ｌ　
＋　２　”となる。

これでこの命令に対する処理の前準備が全て完了したこ
とになり、メモリデータレジスタ９の値を内部バスｌＯ
」二に出力し、続いてこの値をレジスタ制御回路４より
の制御で汎用レジスタ群ｌ中のレジスタｌにセットする
。

このときレジスタ選択データ部２ａはレジスタｌを選択
しており、レジスタ制御回路４はメモリデータレジスタ
９の値をレジスタｌにセットする時に同時に比較回路１
５を起動する。比較回路１５には常時比較データ部２ｂ
の値が入力されており、この値と内部バス１０上のデー
タ即ちこの場合には“５”とが比較される。

比較の結果一致が検出され、比較回路１５より割込制御
回路１６に一致信号により起動がかけられ、割込制御回
路１６は割り込みを発生させる。

割り込みは割込制御回路１６に予め設定されたアドレス
値をプログラムカウンタ５に格納することにより行なわ
れる。これによりプログラムカウンタ５の値は“Ｌ　＋
　２　”より割込制御回路１６への設定アドレス値とな
り、設定アドレス値よりの割込処理プログラムを実行す
る。

この時に先のプログラムカウンタ５の値“Ｌ千２°゛は
制御回路３への割込要求信号により不図示のスタック中
に退避される。

これら一連の制御は制御回路３の制御信号１１（破線で
示す）により行なわれる。

この割込制御回路６による割込みが発生した場合には再
びデータ比較レジスタ２への新たなデータの書き込みが
あるまで比較回路１５の起動は行なわれない。

また１以上の説明では命令語中の数値語がレジスタ選択
データ部２ａで指定したレジスタに書き込まれた時を例
に説明したが、これは他のレジスタより指定レジスタの
書き込み時等の指定レジスタへ新たな値がセットされる
タイミングで比較回路１５を起動すれば上述同様の比較
が行なえ、また指定レジスタのインクリメント、デクリ
メント時にも当該レジスタ値が内部バスに出力されてい
る時に比較回路１５を起動すればよいことは明らかであ
る。

以上の説明は比較回路１５での比較の結果値が一致した
場合を例に説明したが、一致しない場合には一致信号は
出力されず、従って割込制御回路１６は起動されず割込
みは発生しない。

［効果］ 以上説明した様に本発明によれば、レジスタの１つを任
意に選択し、この選択したレジスタが任、ｆｌ、の値と
なった時に処理速度をおとさずに自動的に割り込みを発
生させ、割り込みプログラムを実行させることが可能と
なり、データの比較のための複雑なプログラムを作成し
、実行させることが不必要となった。このためレジスタ
データの比較による処理時間を短縮できるのみならず、
例えばデパック作業などにおいて、デパックするプログ
ラムを変更することなく容易にレジスタの値を監視でき
、デパックの負荷を極めて少なくすることが可能な演算
処理装置が提供できる。

【図面の簡単な説明】

図は本発明に係る一実施例演算処理装置の機能ブロック
図である。 図中、１・・・汎用レジスタ群、２・・・データ比較レ
ジスタ、３・・・制御回路、５・・・プログラムカウン
タ、６・・・命令レジスタ、７・・・命令デコーダ、８
・・・メモリアドレスレジスタ、９・・・メモリデータ
レジスタ、１３・・・メモリ制御回路、１４・・・メモ
リ、１５・・・比較回路、１６・・・割込制御回路であ
る。

Claims (1)

【特許請求の範囲】
1. 複数の汎用レジスタを備えた演算処理装置において、前
   記汎用レジスタのうちの一つを選択する選択手段と、該
   選択手段にて選択された前記汎用レジスタの値の変更を
   検知する検知手段と、任意の値を保持する保持手段と、
   該保持手段に保持の値と前記検知手段で検知時の前記選
   択手段にて選択の汎用レジスタの値とを比較する比較手
   段と、該比較手段が比較値の一致を検知した時に割り込
   み要求を発生する割込発生手段とを備えたことを特徴と
   する演算処理装置。