JPS6211944A - アドレス割込み回路 - Google Patents
アドレス割込み回路Info
- Publication number
- JPS6211944A JPS6211944A JP60151957A JP15195785A JPS6211944A JP S6211944 A JPS6211944 A JP S6211944A JP 60151957 A JP60151957 A JP 60151957A JP 15195785 A JP15195785 A JP 15195785A JP S6211944 A JPS6211944 A JP S6211944A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- interrupt
- signal line
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ処理装置においてプログラムトラップ
制御を行うアドレス割込み回路に関する。
制御を行うアドレス割込み回路に関する。
（従来の技術）
データ処理装置において命令実行アドレスを検出するに
は、単一アドレストラップ割込みによる方式が一般的で
ある。
は、単一アドレストラップ割込みによる方式が一般的で
ある。
他に、あるメモリ量を単位として、その領域の命令フェ
ッチを検出する方式もある。
ッチを検出する方式もある。
（発明が解決しようとする問題点）
上述した従来技術による命令実行アドレスを採用した割
込み方式においては、一連の処理手順における単一命令
のフェッチしか検出できなかった。
込み方式においては、一連の処理手順における単一命令
のフェッチしか検出できなかった。
さらに上述した従来技術においては、プログラムのメモ
リ上の配置と祉無関係な単位で命令の７エツチを検出す
るため、任意な領域の命令実行を検出できないという欠
点がある。
リ上の配置と祉無関係な単位で命令の７エツチを検出す
るため、任意な領域の命令実行を検出できないという欠
点がある。
本発明の目的は、割込み制御回路に割込み要求の有効性
を制御するフラグを備え、プログラムカウンタに命令実
行アドレスを格納できるように構成したデータ処理装置
においてメモリ上の任意の領域を指示する先頭アドレス
と後尾アドレスとを与えておき、任意のアドレスとプロ
グラムカウンタの値とを照合し、命令実行アドレスが上
配餉城に含まれる場合には上記割込み安来により割込み
を制御することによって上記欠点を除去し、任意な領域
の命令実行を検出できるように構成したアドレス割込み
回路を提供することにある。
を制御するフラグを備え、プログラムカウンタに命令実
行アドレスを格納できるように構成したデータ処理装置
においてメモリ上の任意の領域を指示する先頭アドレス
と後尾アドレスとを与えておき、任意のアドレスとプロ
グラムカウンタの値とを照合し、命令実行アドレスが上
配餉城に含まれる場合には上記割込み安来により割込み
を制御することによって上記欠点を除去し、任意な領域
の命令実行を検出できるように構成したアドレス割込み
回路を提供することにある。
（問題点を解決するための手段）
本発明によるアドレス割込み回路は、割込み要求有効性
フラグフリップフロップと、割込み制御回路と、プログ
ラムカウンタと、先細および後尾アドレスレジスタと、
照合回路とを具備して構成したものである。
フラグフリップフロップと、割込み制御回路と、プログ
ラムカウンタと、先細および後尾アドレスレジスタと、
照合回路とを具備して構成したものである。
割込み要求有効性フラグフリラグフロップは、割込み要
求の有効／無効を表示するためのものである。
求の有効／無効を表示するためのものである。
割込み制御回路は、割込み要求有効性フラグフリップフ
ロップを制御するためのものである。
ロップを制御するためのものである。
プログラムカウンタは、命令実行アドレスを格納するた
めのものである。
めのものである。
先頭および後尾アドレスレジスタは、それぞれメモリ上
の書込み可能領域の先頭アドレスと後尾アドレスとを定
義するためのものである。
の書込み可能領域の先頭アドレスと後尾アドレスとを定
義するためのものである。
照合回路は、先頭および後尾アドレスレジスタとプログ
ラムカウンタとの内容を照合するためのものである。
ラムカウンタとの内容を照合するためのものである。
本発明は上記において命令実行アドレスが書込み可能領
域に含１れる場合に割込み制御回路を起動し、任意のメ
モリ領域に格納てれている命令群のフェッチの生起を割
込み形式により検出できるように構成したものである。
域に含１れる場合に割込み制御回路を起動し、任意のメ
モリ領域に格納てれている命令群のフェッチの生起を割
込み形式により検出できるように構成したものである。
（実施例）
次に、本発明について図面を診照して説明する。
第１図は、本発明によるアドレス割込み回路の一実施例
を示すブロック図である。第１図において、アドレス割
込み回路はプログラムカウンタ１と、先頭アドレスレジ
スタ２と、後尾アドレスレジスタ３と、割込み要求有効
性フラグフリップフロップ４と、割込み制御回路５と、
第１および第２の比較器６，７ならびに論理積回路８よ
り成る照合回路９とにより成る。
を示すブロック図である。第１図において、アドレス割
込み回路はプログラムカウンタ１と、先頭アドレスレジ
スタ２と、後尾アドレスレジスタ３と、割込み要求有効
性フラグフリップフロップ４と、割込み制御回路５と、
第１および第２の比較器６，７ならびに論理積回路８よ
り成る照合回路９とにより成る。
プログラムカウンタ１の値、ならびにメモリ上の任意の
領域の先頭および後尾のアドレスをそれぞれ示す先頭ア
ドレスレジスタ２と後尾アドレスレジスターとの内容が
、それぞれ信号線１ａ、２ａ＋３ａにより照合回路９に
入力される。照合回路９においては、それぞれ信号線１
ａ ｒ ２ ａを介してプログラムカウンタ１の値お
よび先頭アドレスカウンタ２の内容が入力され、プログ
ラムカウンタ１の値が先頭アドレスレジスタ２の内容よ
り大きい場合には、信号線６ａに％ＩＩを出力する。
領域の先頭および後尾のアドレスをそれぞれ示す先頭ア
ドレスレジスタ２と後尾アドレスレジスターとの内容が
、それぞれ信号線１ａ、２ａ＋３ａにより照合回路９に
入力される。照合回路９においては、それぞれ信号線１
ａ ｒ ２ ａを介してプログラムカウンタ１の値お
よび先頭アドレスカウンタ２の内容が入力され、プログ
ラムカウンタ１の値が先頭アドレスレジスタ２の内容よ
り大きい場合には、信号線６ａに％ＩＩを出力する。
一方、それぞれ信号線１ａ＋ｉａを介してプログラムカ
ウンタ１の値および後尾アドレスレジスメ５の内容が第
２の比較器１に入力され、プログラムカウンタ１の値が
後尾アドレスレジスタ３の内容よシ小さい場合には、信
号線１ａに１１１を出力する。
ウンタ１の値および後尾アドレスレジスメ５の内容が第
２の比較器１に入力され、プログラムカウンタ１の値が
後尾アドレスレジスタ３の内容よシ小さい場合には、信
号線１ａに１１１を出力する。
論理積回路８は信号線５ａ、７ａ上の信号の論理積を求
め、その結果を照合回路９の出力とじて信号線９ａ上に
出力する。
め、その結果を照合回路９の出力とじて信号線９ａ上に
出力する。
割込み制御回路５は割込み要求有効性フラグフリップフ
ロップ４の値を信号ｉ４ａによυ入力し、信号線９ａに
より割込み要求が入力された場合には、有効時のみに限
って割込み信号を信号線５ａに出力する。
ロップ４の値を信号ｉ４ａによυ入力し、信号線９ａに
より割込み要求が入力された場合には、有効時のみに限
って割込み信号を信号線５ａに出力する。
以上のように、本発明によるアドレス割込み回路におい
ては、任意の範囲のメモリ領域に収容された命令群に対
して命令フェッチを検出することができる。
ては、任意の範囲のメモリ領域に収容された命令群に対
して命令フェッチを検出することができる。
（発明の効果）
以上説明したように本発明によれば、割込み制御回路に
割込み要求の有効性を制御するフラグを備え、プログラ
ムカウンタに命令実行アドレスを格納できるように構成
したデータ処理装置においてメモリ上の任意の領域を指
示する先頭アドレスと後尾アドレスとを与えておき、任
意のアドレスとプログラムカウンタの値とを照合し、命
令実行アドレスが上記領域に含まれる場合には上記割込
み要求により割込み制御することによって、単一命令の
検出のみではなく、任意の大きさの特定のプログラムに
対して、命令の実行を検出してプログラムの実行制御や
データ処理装置におけるプログラムのデバッグを容易に
サポートすることができるという効果がある。
割込み要求の有効性を制御するフラグを備え、プログラ
ムカウンタに命令実行アドレスを格納できるように構成
したデータ処理装置においてメモリ上の任意の領域を指
示する先頭アドレスと後尾アドレスとを与えておき、任
意のアドレスとプログラムカウンタの値とを照合し、命
令実行アドレスが上記領域に含まれる場合には上記割込
み要求により割込み制御することによって、単一命令の
検出のみではなく、任意の大きさの特定のプログラムに
対して、命令の実行を検出してプログラムの実行制御や
データ処理装置におけるプログラムのデバッグを容易に
サポートすることができるという効果がある。
第１図は、本発明によるアドレス割込み回路の一実施例
を示すブロック図である。 １・・拳プログラムカウンタ ２．３−・・アドレスレジスタ ４・・・フラグフリップフロップ ６・・・割込み制御回路 ６．１・會・比較器 ８・・轡論理積回路 ９ｅ・・照合回路
を示すブロック図である。 １・・拳プログラムカウンタ ２．３−・・アドレスレジスタ ４・・・フラグフリップフロップ ６・・・割込み制御回路 ６．１・會・比較器 ８・・轡論理積回路 ９ｅ・・照合回路
Claims (1)
- 割込み要求の有効／無効を表示するための割込み要求有
効性フラグフリップフロップと、前記割込み要求有効性
フラグフリップフロップを制御するための割込み制御回
路と、命令実行アドレスを格納するためのプログラムカ
ウンタと、それぞれメモリ上の書込み可能領域の先頭ア
ドレスと後尾アドレスとを定義するための先頭および後
尾アドレスレジスタと、前記先頭および後尾アドレスレ
ジスタと前記プログラムカウンタとの内容を照合するた
めの照合回路とを具備し、前記命令実行アドレスが前記
書込み可能領域に含まれる場合に前記割込み制御回路を
起動し、任意のメモリ領域に格納されている命令群のフ
ェッチの生起を割込み形式により検出することができる
ように構成したことを特徴とするアドレス割込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151957A JPS6211944A (ja) | 1985-07-10 | 1985-07-10 | アドレス割込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151957A JPS6211944A (ja) | 1985-07-10 | 1985-07-10 | アドレス割込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211944A true JPS6211944A (ja) | 1987-01-20 |
Family
ID=15529903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60151957A Pending JPS6211944A (ja) | 1985-07-10 | 1985-07-10 | アドレス割込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5855238A (en) * | 1995-03-07 | 1999-01-05 | Mannesmann Aktiengesellschaft | Process and device for the continuous production of sheet metal strips |
| US6937339B2 (en) | 2001-03-14 | 2005-08-30 | Hitachi Engineering Co., Ltd. | Inspection device and system for inspecting foreign matters in a liquid filled transparent container |
-
1985
- 1985-07-10 JP JP60151957A patent/JPS6211944A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5855238A (en) * | 1995-03-07 | 1999-01-05 | Mannesmann Aktiengesellschaft | Process and device for the continuous production of sheet metal strips |
| US6937339B2 (en) | 2001-03-14 | 2005-08-30 | Hitachi Engineering Co., Ltd. | Inspection device and system for inspecting foreign matters in a liquid filled transparent container |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003743A (ko) | 명령파이프라인방식의 마이크로프로세서 | |
| JPS6211944A (ja) | アドレス割込み回路 | |
| JP2798121B2 (ja) | データ処理装置 | |
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPS61233838A (ja) | 情報処理装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JP2001084149A (ja) | 情報処理装置における割り込み処理方式 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPH01135554U (ja) | ||
| JPH01240941A (ja) | 情報処理装置 | |
| JPH03161834A (ja) | 情報処理装置 | |
| JPS6215636A (ja) | 拡張機能サポ−ト制御方式 | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPH0378833A (ja) | リスト処理言語を使用するデ―タ処理装置 | |
| JPS6231434A (ja) | 命令アドレス制御方式 | |
| JPH04372018A (ja) | 高速プロセッサ | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPS625449A (ja) | 情報処理装置のデバツグ方式 | |
| JPS60175153A (ja) | 演算処理装置 | |
| JPH0419575B2 (ja) | ||
| JPH05241828A (ja) | 命令処理装置 | |
| JPS6244840A (ja) | 演算処理装置 |