JPS6215636A - 拡張機能サポ−ト制御方式 - Google Patents

拡張機能サポ−ト制御方式

Info

Publication number
JPS6215636A
JPS6215636A JP15569385A JP15569385A JPS6215636A JP S6215636 A JPS6215636 A JP S6215636A JP 15569385 A JP15569385 A JP 15569385A JP 15569385 A JP15569385 A JP 15569385A JP S6215636 A JPS6215636 A JP S6215636A
Authority
JP
Japan
Prior art keywords
control
address
microprogram
extended
standard mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15569385A
Other languages
English (en)
Inventor
Hisashi Ibe
井辺 寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15569385A priority Critical patent/JPS6215636A/ja
Publication of JPS6215636A publication Critical patent/JPS6215636A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 マイクロプログラム制御計算機における、拡張機能のサ
ポートを制御する方式である。拡張機能は、その有効性
が指定されている場合に有効とするものとし、各種の拡
張機能の指定について、ある特定の組み合わせであるこ
とを検出する手段を設け、その組み合わせの場合には、
その状態における制御のみを考慮して構成されでいる制
御マイクロプログラムを実行するように、実行領域を切
り換え、その他の場合には、各制御において、所要の拡
張機能が有効かを制御処理中で判定するようにする。こ
の構成により、例えば標準的な使い方では特に効率のよ
い制御が実行されるようにすることができる。
〔産業上の利用分野〕
本発明−は、マイクロプログラム制御計算機における、
拡張機能のサポートを制御する方式に関する。
計算機におけるマイクロプログラム制御方式は、公知の
ように機能の変更に対する高い融通性が方式の1特徴で
あり、しばしばこの特徴を生かして各種の拡張機能を備
えるようにされる。
それらの拡張機能には、例えば、いわゆる仮想計算機の
サポート機能、旧機種の計算機方式のサポート、あるい
は各種の試験機能等がある。
一般に、それらは各々の有効性を適当な方法で指定でき
るようにされ、従って制御マイクロプログラムは、各種
の制御において、関連する拡張機能が有効か否かを判定
して、適当に制御を実行するように構成されなければな
らない。
〔従来の技術と発明が解決しようとする問題点〕計算機
の、特に中央処理装置等に設けられる拡張機能としては
、例えば表の左横に上げるような種類がある。
それらの拡張機能は、例えば第2図に示すように、公知
のプログラム状態語1及び2、及び機能制御レジスタ3
にセットされる制御ビットによって有効性が指定される
。なお、図中の斜線部分は、拡張機能の制御ビット以外
の制御情報に使用される部分である。
それらの制御ビットと各拡張機能との対応は、例えば表
の右欄に示す通りである。即ち、例えばRVMビットが
1であれば仮想計算機モードの制御を有効にすべきこと
を指定する。
表 制御マイクロプログラムは、各種の制御部分において、
関連する拡張機能が有効として指定されているか否かを
、第2図の制御ビットを読むことによって判定する。
例えば第3図(a)に示すように処理のステップ10で
処理Aを終わった後、ステップ11でMPビットがオン
かテストし、マルチプロセッサの場合とそうでない場合
により、ステップ12の処理Cか、又はステップ13の
処理Bを実行する。又ステップ12の処理Cを実行した
場合には、ステップ14でCビットをテストして、拡張
制御モードの場合のみステップ15の処理りを実行する
他の制御を処理する場合にも、前記と同様に、その処理
に関連する拡張機能がある場合には、その拡張機能の有
効性指定をテストして、制御を変える必要がある。
このように、従来は制御マイクロプログラムの各所にお
いて、拡張機能の指定をテストするために、拡張機能が
多種になると、マイクロプログラムの実行効率を害する
という問題があった。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図において、20は拡張機能の有効性指定制御ビットの
特定の状態の組み合わせを検出する標準モード検出部、
2工は標準モード検出部20の出力により、マイクロプ
ログラム記憶領域を切り換えるために、領域の先頭アド
レスを、アドレスレジスタ22又は23の内容に切り換
えるためのアドレス切換部、24はマイクロプログラム
を記憶する制御記憶装置、25は実行するマイクロプロ
グラムのブロックを保持する制御バッファである。
〔作 用〕
標準モード検出部20は、プログラム状態語1.2及び
機能制御レジスタ3等の制御ビットの信号を入力し、拡
張機能の有効性指定の特定の組み合わせ状態を標準モー
ドとして検出して、モード検出線29をオンにする機能
を有する。
標準モードとしては、最も多頻度で使用される組み合わ
せ状態を選ぶのがよい。
モード検出線29は、アドレス切換部21を制御して、
制御記憶装置24の現に使用する領域を切り換えるので
、図示しないマイクロプログラム制御部は、指定された
領域の中から所要ブロックを制御バッファ25に読み出
して実行する。
従って、標準モードとその他の状態では、異なるマイク
ロプログラムが使用されることになり、標準モードでは
、拡張機能の有効性指定め状態は既知であるので、拡張
機能の指定状態をテストする必要が全く無くなり、効率
のよいマイクロプログラムにすることができる。
〔実施例〕
第1図において、プログラム状態語1及び2、及び機能
制御レジスタ3の内容は、第2図に例示してと同様とし
、それらのレジスタから、RVM、VMA 、 C、R
、A及びMPビットが標準モード検出部20に入力され
る。
標準モード検出部20は、それらの入力ビツト信号の所
定の状態の組み合わせを標準モードとして検出して、モ
ード検出線29をオンにする。
標準モードとしては、例えば拡張制御モード、アドレス
変換モード、拡張アドレスモード及びマルチプロセッサ
制御が有効で、その他の拡張機能は使用しないように指
定した状態、を標準モードとする。
その場合には、C,TSA及びMPビットの信号と、R
VM 、、VMA及びPビットの否定信号との、全信号
の論理積により、モード検出線29をオンにするように
構成し、モード検出線29は、例えばオンの場合アドレ
スレジスタ22、オフの場合アドレスレジスタ23を出
力するように、アドレス切換部21を制御する。
こ\で、制御記憶装置24に保持されるマイクロプログ
ラムは、例えば常駐部26と2組の非常駐部27及び2
8からなり、それらのプログラムの中の実行すべきブロ
ックが、制御バッファ25に読みだされて実行されるよ
うに構成されている。
常駐部26は、制御バッファ25の一部に常駐し、非常
駐部27及び28のプログラムは、必要の都度適当なブ
ロック単位で制御バッファ25にロードされる。その場
合、図示しないマイクロプログラム制御部は、アドレス
切換部21の出力で先頭アドレスが指定される領域から
ブロックを読みだす。
そのために、アドレスレジスタ22には例えば非常駐部
27の先頭アドレスを設定し、アドレスレジスタ23に
は非常駐部28の先頭アドレスを設定しておき、従って
、モード検出線29のオン/オフに゛よって、非常駐部
27又は28が選択される。
例えば、モード検出線29がオンのとき、非常駐部27
が選択されるようにすれば、非常駐部27には標準モー
ドのみを対象とした制御機能があればよいので、例えば
第3図(a)に対応する制御部分は、拡張機能指定のテ
ストが不要になって、第3図(′b)に示すように縮小
される。
標準モードの条件が1ビツトでも満たされない場合には
、モード検出線29はオフとなり、従って非常駐部28
のプログラムが実行されるので、この領域には従来と同
様の方式で、必要な拡張機能の指定のテストを含むプロ
グラムを置く。
以上により、標準モードでは、拡張機能の有効性指定の
状態が既知となるので、拡張機能の指定状態をテストす
る必要が全く無くなり、効率のよいマイクロプログラム
にすることができる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、多種
の拡張機能を有するマイクロプログラム制御計算機にお
いて、檎準モードにおいては、拡張機能の指定状態を制
御マイクロプログラムでテストする必要が無(なって、
効率のよい制御が可能になるので、計算機の性能を改善
するという著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の実施例構成ブロック図、第2図はプロ
グラム状態語等の説明図、第3図は処理の流れ図である
。 図において、 1.2はプログラム状態語、 3は機能制御レジスタ、 10〜15は処理のステップ、 20は標準モード検出部、 21はアドレス切換部、 22.23はアドレスレジスタ、 24は制御記憶装置、  25は制御バッファ、26は
常駐部、     27.28は非常駐部29はモード
検出線 を示す。

Claims (1)

  1. 【特許請求の範囲】 1以上の拡張機能、及び該各拡張機能の有効性を指定す
    る手段(1、2、3)を有するマイクロプログラム制御
    方式の計算機において、 該指定手段によって有効にされている拡張機能の特定の
    組み合わせを検出する手段(20)、及び、該検出手段
    (20)が該特定の組み合わせを検出している場合と検
    出していない場合とに従って、マイクロプログラムの所
    定の実行領域を切り換える手段(21、22、23)を
    有することを特徴とする拡張機能サポート制御方式。
JP15569385A 1985-07-15 1985-07-15 拡張機能サポ−ト制御方式 Pending JPS6215636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15569385A JPS6215636A (ja) 1985-07-15 1985-07-15 拡張機能サポ−ト制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15569385A JPS6215636A (ja) 1985-07-15 1985-07-15 拡張機能サポ−ト制御方式

Publications (1)

Publication Number Publication Date
JPS6215636A true JPS6215636A (ja) 1987-01-24

Family

ID=15611474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15569385A Pending JPS6215636A (ja) 1985-07-15 1985-07-15 拡張機能サポ−ト制御方式

Country Status (1)

Country Link
JP (1) JPS6215636A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648405A (en) * 1987-07-01 1989-01-12 Nec Corp Numerical control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648405A (en) * 1987-07-01 1989-01-12 Nec Corp Numerical control method

Similar Documents

Publication Publication Date Title
US7334161B2 (en) Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus
EP0313097B1 (en) Microcomputer system including master processor and slave processor
JPS6215636A (ja) 拡張機能サポ−ト制御方式
JPH11316695A (ja) ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置
JPH0377137A (ja) 情報処理装置
JPS62156738A (ja) プログラム制御装置
JPS6221131B2 (ja)
JP2574918B2 (ja) 割り込み復帰処理方式
JPH0258648B2 (ja)
KR960011685A (ko) 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법
JPS6020769B2 (ja) マイクロプログラム制御方式
JPH0772908A (ja) プログラマブルコントローラ
JPH0481939A (ja) マイクロコンピュータの制御方式
JPS6362065A (ja) デ−タ転送制御方式
JPS63829B2 (ja)
JPH02242335A (ja) 電子計算機
JPH03168845A (ja) 命令実行制御方式
JPH1165829A (ja) アドレス変換回路
JPS6058491B2 (ja) エラ処理方式
JPH08249024A (ja) プログラマブルコントローラ
JPH04188323A (ja) マイクロ命令読み出し方式
JPH01255037A (ja) 電子計算機
JPH0460259B2 (ja)
JPS61175731A (ja) マイクロプログラム制御方式
JP2004185356A (ja) デバッグ装置