JPH02242335A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH02242335A JPH02242335A JP6281389A JP6281389A JPH02242335A JP H02242335 A JPH02242335 A JP H02242335A JP 6281389 A JP6281389 A JP 6281389A JP 6281389 A JP6281389 A JP 6281389A JP H02242335 A JPH02242335 A JP H02242335A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- undefined
- machine language
- address
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マイクロプログラム制御方式の計算機に関し、制御メモ
リの容量を減少することができるマイクロプログラム方
式の計算機を提供することを目的とし、 第１の記憶部から読み出された機械語命令の実行を第２
の記憶部に格納されたプログラムによって処理するマイ
クロプログラム制御方式計算機であって、該機械語命令
のコードが該計算機に未定義であることを検出する手段
と、該第２の記憶部の所定のアドレスを含む領域に格納
された未定義コード命令を処理するプログラムと、該所
定のアドレスを発生する手段と、該検出手段の検出に基
づいて該発生手段からの所定のアドレスによって該第２
の記憶部をアドレス指定する手段とを設け、該第２の記
憶部の所定領域に格納された該未定義コード命令を処理
するプログラムによって咳機械語命令の未定義コードを
処理するように構成する。
リの容量を減少することができるマイクロプログラム方
式の計算機を提供することを目的とし、 第１の記憶部から読み出された機械語命令の実行を第２
の記憶部に格納されたプログラムによって処理するマイ
クロプログラム制御方式計算機であって、該機械語命令
のコードが該計算機に未定義であることを検出する手段
と、該第２の記憶部の所定のアドレスを含む領域に格納
された未定義コード命令を処理するプログラムと、該所
定のアドレスを発生する手段と、該検出手段の検出に基
づいて該発生手段からの所定のアドレスによって該第２
の記憶部をアドレス指定する手段とを設け、該第２の記
憶部の所定領域に格納された該未定義コード命令を処理
するプログラムによって咳機械語命令の未定義コードを
処理するように構成する。
本発明は、マイクロプログラム制御方式の計算機に関す
る。
る。
近年、計算機システムの主メモリに格納された機械語命
令等の実行を制御メモリに格納された低機能な命令セッ
トで記述されたプログラムによって処理するするマイク
ロプログラム制御方式の計算機が広く普及している。こ
の方式は複雑、高度な機能の命令の実現や命令の修正、
追加などが節単になり、また、他の計算機の命令のエミ
ュレーションが容易になるなどの利点を有している。制
御メモリは、計算機の機能、性能強化の要求に伴って益
々、容量が増加する一方で、高速な読出し速度を必要と
するので高価なメモリ素子を必要とし、その容量を減少
することができるマイクロプログラム制御方式の計算機
が望ま″れている。
令等の実行を制御メモリに格納された低機能な命令セッ
トで記述されたプログラムによって処理するするマイク
ロプログラム制御方式の計算機が広く普及している。こ
の方式は複雑、高度な機能の命令の実現や命令の修正、
追加などが節単になり、また、他の計算機の命令のエミ
ュレーションが容易になるなどの利点を有している。制
御メモリは、計算機の機能、性能強化の要求に伴って益
々、容量が増加する一方で、高速な読出し速度を必要と
するので高価なメモリ素子を必要とし、その容量を減少
することができるマイクロプログラム制御方式の計算機
が望ま″れている。
従来のマイクロプログラム制御方式の計算機においては
、主メモリから機械語命令が読み出されたとき、命令コ
ードが計算機に定義されたコードであるか否に拘わらず
、命令コードを制御メモリのアドレスの一部としてアド
レス指定し、そのアドレス以降の領域に格納されたプロ
グラムを起動することにより機械語命令を処理していた
。
、主メモリから機械語命令が読み出されたとき、命令コ
ードが計算機に定義されたコードであるか否に拘わらず
、命令コードを制御メモリのアドレスの一部としてアド
レス指定し、そのアドレス以降の領域に格納されたプロ
グラムを起動することにより機械語命令を処理していた
。
〔発明が解決しようとする課題］
上記のように従来方法によると、未定義の命令コードに
対しても同様に、命令コードで制御メモリをアドレス指
定するので、多数の未定義命令コードすべてに対応する
アドレスに、それぞれ未定義命令を処理する同様な、も
しくは同一のマイクロ命令又はマイクロプログラムを格
納しておく必要があり、制御メモリの容量が増加して計
算機が高価になるという問題点があった。
対しても同様に、命令コードで制御メモリをアドレス指
定するので、多数の未定義命令コードすべてに対応する
アドレスに、それぞれ未定義命令を処理する同様な、も
しくは同一のマイクロ命令又はマイクロプログラムを格
納しておく必要があり、制御メモリの容量が増加して計
算機が高価になるという問題点があった。
本発明は、制御メモリの容量を減少することができるマ
イクロプログラム方式の計算機を提供することを目的と
する。
イクロプログラム方式の計算機を提供することを目的と
する。
第１図は本発明の原理ブロック図を示す。
図において、
１は計算機の機械語命令３を格納する第１の記憶部、
２は第１の記憶部１から読み出された機械語命令３の実
行を処理するプログラムを格納する第２の記憶部、 ４は機械語命令３のコードが計算機に未定義であること
を検出する手段、 ９は第２の記憶部２の所定のアドレスを含む領域に格納
された未定義コード命令を処理するプログラム、 ５は所定のアドレスを発生する手段、 ６は検出手段４の検出に基づいて発生手段５がらの所定
のアドレスによって第２の記憶部２をアドレス指定する
手段である。
行を処理するプログラムを格納する第２の記憶部、 ４は機械語命令３のコードが計算機に未定義であること
を検出する手段、 ９は第２の記憶部２の所定のアドレスを含む領域に格納
された未定義コード命令を処理するプログラム、 ５は所定のアドレスを発生する手段、 ６は検出手段４の検出に基づいて発生手段５がらの所定
のアドレスによって第２の記憶部２をアドレス指定する
手段である。
従って、第２の記憶部２の所定領域に格納された未定義
コード命令を処理するプログラム９によって機械語命令
３の未定義コードを処理するように構成されている。
コード命令を処理するプログラム９によって機械語命令
３の未定義コードを処理するように構成されている。
本発明によれば、第１の記憶部１から読み出された機械
語命令３の実行を第２の記憶部２に格納されたプログラ
ムによって処理するマイクロプログラム制御方式計算機
において、検出手段４は機械語命令３の未定義コードを
検出し、発生手段５は第２の記憶部２の所定のアドレス
を発生し、指定手段６は検出手段４によって未定義コー
ドが検出されたとき発生手段５からの所定のアドレスに
よって第２の記憶部２をアドレス指定するので、第２の
記憶部２の所定領域に格納された未定義コード命令を処
理するプログラム９によって機械語命令３のすべての未
定義コードを共通に処理することができる。
語命令３の実行を第２の記憶部２に格納されたプログラ
ムによって処理するマイクロプログラム制御方式計算機
において、検出手段４は機械語命令３の未定義コードを
検出し、発生手段５は第２の記憶部２の所定のアドレス
を発生し、指定手段６は検出手段４によって未定義コー
ドが検出されたとき発生手段５からの所定のアドレスに
よって第２の記憶部２をアドレス指定するので、第２の
記憶部２の所定領域に格納された未定義コード命令を処
理するプログラム９によって機械語命令３のすべての未
定義コードを共通に処理することができる。
以下、本発明の実施例を第２図を参照して説明する。全
図を通じて同一符号は同一対象物を示す。
図を通じて同一符号は同一対象物を示す。
第２図で第１図に対応するものは一点鎖線で囲んである
。
。
第２図において、
制御メモリ（以下、Ｃ３という）２ａには計算機の機械
語命令（例えば、加算：ＡＤＤ）を処理するマイクロ命
令から成るマイクロプログラム（処理ルーチンという）
が機械語命令のコードに対応する領域に格納されている
。主メモリ（以下、ＭＳという） ｌａから読み出され
た機械語命令は命令レジスタ（以下、ＯＰＲという）
３ａにセ・ントされ、その命令コードに対応する領域か
らマイクロ命令が逐次、マイクロ命令レジスタ（以下、
ＭＯＰＲという）３ａに読み出されて実行される。マイ
クロ命令は後述する命令実行部８ａの演算を制御するＥ
部、次に実行すべきマイクロ・命令アドレスを指定する
ＮＡ部、及びＮＡ部を選択指示する３部から成る。３部
は、例えば、処理ルーチンの最後のマイクロ命令では論
理１がセットされて命令コードを選択し、定義された機
械語命令ごとのマイクロプログラムの先頭アドレス、又
は未定義命令処理ルーチンの先頭アドレスを指定し、先
頭及び途中の命令では論理ＯがセットされてＮＡ部を選
択し、ＮＡ部の指定に従って当該機械語命令の処理ルー
チンのマイクロ命令を順次、実行するように構成されて
いる。
語命令（例えば、加算：ＡＤＤ）を処理するマイクロ命
令から成るマイクロプログラム（処理ルーチンという）
が機械語命令のコードに対応する領域に格納されている
。主メモリ（以下、ＭＳという） ｌａから読み出され
た機械語命令は命令レジスタ（以下、ＯＰＲという）
３ａにセ・ントされ、その命令コードに対応する領域か
らマイクロ命令が逐次、マイクロ命令レジスタ（以下、
ＭＯＰＲという）３ａに読み出されて実行される。マイ
クロ命令は後述する命令実行部８ａの演算を制御するＥ
部、次に実行すべきマイクロ・命令アドレスを指定する
ＮＡ部、及びＮＡ部を選択指示する３部から成る。３部
は、例えば、処理ルーチンの最後のマイクロ命令では論
理１がセットされて命令コードを選択し、定義された機
械語命令ごとのマイクロプログラムの先頭アドレス、又
は未定義命令処理ルーチンの先頭アドレスを指定し、先
頭及び途中の命令では論理ＯがセットされてＮＡ部を選
択し、ＮＡ部の指定に従って当該機械語命令の処理ルー
チンのマイクロ命令を順次、実行するように構成されて
いる。
命令実行部８ａは汎用レジスタや演算論理ユニット（Ａ
ＬＵ）を有し、０ＰＲ３ａからのオペランドやＭＯＰＲ
３ａのＥ部に基づいて機械語命令に従った演算を行い、
ＭＳＬａにアクセスして演算データの読出し、演算結果
の書込みを行う。
ＬＵ）を有し、０ＰＲ３ａからのオペランドやＭＯＰＲ
３ａのＥ部に基づいて機械語命令に従った演算を行い、
ＭＳＬａにアクセスして演算データの読出し、演算結果
の書込みを行う。
ＭＳｌａから読み出され０ＰＲ３ａにセットされた機械
語命令のオペランドは制御信号及び演算データとして命
令実行部８ａに送出され、命令コードは検出部４ａ及び
アドレス切替部６ａに出力される。
語命令のオペランドは制御信号及び演算データとして命
令実行部８ａに送出され、命令コードは検出部４ａ及び
アドレス切替部６ａに出力される。
本発明の一構成要素である検出部４ａは、Ｏ，ＰＲ３ａ
の命令コードを論理積回路によりデコードする、又は読
出し専用メモリ（ＲＯＭ）を機械語命令コードでアドレ
ス指定し、当該コードが未定義か否かを示す情報を読み
出して判定するなどの方法で、機械語命令が未定義コー
ドの命令（未定義命令という）であることを検出する。
の命令コードを論理積回路によりデコードする、又は読
出し専用メモリ（ＲＯＭ）を機械語命令コードでアドレ
ス指定し、当該コードが未定義か否かを示す情報を読み
出して判定するなどの方法で、機械語命令が未定義コー
ドの命令（未定義命令という）であることを検出する。
本発明の他の構成要素であるアドレス切替部６ａは、機
械語命令コード、マイクロ命令のＮＡ部、又は所定アド
レス（未定義命令の処理ルーチンの先頭アドレス、本実
施例ではアドレス０）を選択してＣ３２ａをアドレス指
定する。即ち、機械語命令が０ＰＲ３ａに読み出された
とき（このとき、ＭＯＰＲ２ｂにセットされているマイ
クロ命令の３部は論理１である）で、かつ、検出部４ａ
が未定義命令を検出しなかったとき、論理積回路Ａ１は
０ＰＲ３ａから機械語命令のコード（説明を簡単にする
ため図では命令コード部のみ記すが、アドレスとして上
位及び／又は下位に定数が付加される）を選択し、論理
和回路ＯＲを介して当該機械語命令の処理ルーチンの先
頭アドレスを指定する。処理ルーチン実行の過程におい
てはセイクロ命令の３部が論理Ｏであり、論理積回路Ａ
２はＭＯＰＲ２ｂＯＮＡ部を選択して次に実行すべきマ
イクロ命令のアドレスを指定する。機械語命令を読み出
したときに検出部４ａが未定義命令を検出したとき、論
理積回路Ａ１と論理積回路Ａ２の出力は共に論理０とな
ってＣ３２ａのアドレス０（０番地）を指定する。
械語命令コード、マイクロ命令のＮＡ部、又は所定アド
レス（未定義命令の処理ルーチンの先頭アドレス、本実
施例ではアドレス０）を選択してＣ３２ａをアドレス指
定する。即ち、機械語命令が０ＰＲ３ａに読み出された
とき（このとき、ＭＯＰＲ２ｂにセットされているマイ
クロ命令の３部は論理１である）で、かつ、検出部４ａ
が未定義命令を検出しなかったとき、論理積回路Ａ１は
０ＰＲ３ａから機械語命令のコード（説明を簡単にする
ため図では命令コード部のみ記すが、アドレスとして上
位及び／又は下位に定数が付加される）を選択し、論理
和回路ＯＲを介して当該機械語命令の処理ルーチンの先
頭アドレスを指定する。処理ルーチン実行の過程におい
てはセイクロ命令の３部が論理Ｏであり、論理積回路Ａ
２はＭＯＰＲ２ｂＯＮＡ部を選択して次に実行すべきマ
イクロ命令のアドレスを指定する。機械語命令を読み出
したときに検出部４ａが未定義命令を検出したとき、論
理積回路Ａ１と論理積回路Ａ２の出力は共に論理０とな
ってＣ３２ａのアドレス０（０番地）を指定する。
従って、アドレスＯに未定義命令の処理ルーチン９ａを
格納してお（ことにより、従来、未定義コード毎にＣ３
２ａに格納されていたマイクロ命令又はマイクロプログ
ラムを共通に処理するように構成されている。
格納してお（ことにより、従来、未定義コード毎にＣ３
２ａに格納されていたマイクロ命令又はマイクロプログ
ラムを共通に処理するように構成されている。
本実施例においては未定義コードが検出されたときアド
レスＯを指定する例を示したが、任意の値に設定したア
ドレスを選択してアドレス指定することにより、任意の
アドレスに未定義命令の処理ルーチンを格納することが
可能であることはいうまでもない。
レスＯを指定する例を示したが、任意の値に設定したア
ドレスを選択してアドレス指定することにより、任意の
アドレスに未定義命令の処理ルーチンを格納することが
可能であることはいうまでもない。
以上説明したように本発明によれば、機械語命令の未定
義命令を検出する回路を設け、すべての未定義命令に対
して共通に、未定義命令の処理ルーチンが格納されたア
ドレスを指定することにより、その処理のためのマイク
ロ命令又はマイクロプログラムを未定義命令のコードご
とに制御メモ’７２ａに用意する必要がなく、制御メモ
リ２ａの容量を著しく削減して計算機のコストを低下さ
せることができるという効果がある。
義命令を検出する回路を設け、すべての未定義命令に対
して共通に、未定義命令の処理ルーチンが格納されたア
ドレスを指定することにより、その処理のためのマイク
ロ命令又はマイクロプログラムを未定義命令のコードご
とに制御メモ’７２ａに用意する必要がなく、制御メモ
リ２ａの容量を著しく削減して計算機のコストを低下さ
せることができるという効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例を示すブロック図である。
図において、
１は第１の記憶部、
１ａは主メモリ （ＭＳ）、
２は第２の記憶部、
２ａは制御メモリ （ＣＳ）、
２ｂはマイクロ命令レジスタ（Ｍ’０ＰＲ）、３は機械
語命令、 ３ａは命令レジスタ（ＯＰＲ）、 ４は検出手段、 ４ａは検出部、 ５は発生手段、 ６はＩ論定手段、 ６ａはアドレス切替部、 ８ａは命令実行部、 ９は未定義コードを処理するプログラム、９ａは未定義
命令処理ルーチン、 Ａ１、Ａ２は論理積回路、 ＯＲは論理和回路 を示す。 糀目爪の、原理プロ７７回 卒 ７ 目
語命令、 ３ａは命令レジスタ（ＯＰＲ）、 ４は検出手段、 ４ａは検出部、 ５は発生手段、 ６はＩ論定手段、 ６ａはアドレス切替部、 ８ａは命令実行部、 ９は未定義コードを処理するプログラム、９ａは未定義
命令処理ルーチン、 Ａ１、Ａ２は論理積回路、 ＯＲは論理和回路 を示す。 糀目爪の、原理プロ７７回 卒 ７ 目
Claims (1)
- 【特許請求の範囲】 第１の記憶部（１）から読み出された機械語命令（３）
の実行を第２の記憶部（２）に格納されたプログラムに
よって処理するマイクロプログラム制御方式計算機であ
って、 該機械語命令（３）のコードが該計算機に未定義である
ことを検出する手段（４）と、 該第２の記憶部（２）の所定のアドレスを含む領域に格
納された未定義コード命令を処理するプログラム（９）
と、 該所定のアドレスを発生する手段（５）と、該検出手段
（４）の検出に基づいて該発生手段（５）からの所定の
アドレスによって該第２の記憶部（２）をアドレス指定
する手段（６）とを設け、 該第２の記憶部（２）の所定領域に格納された該未定義
コード命令を処理するプログラム（９）によって該機械
語命令（３）の未定義コードを処理することを特徴とす
る電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281389A JPH02242335A (ja) | 1989-03-15 | 1989-03-15 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281389A JPH02242335A (ja) | 1989-03-15 | 1989-03-15 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02242335A true JPH02242335A (ja) | 1990-09-26 |
Family
ID=13211155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6281389A Pending JPH02242335A (ja) | 1989-03-15 | 1989-03-15 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02242335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AP1765A (en) * | 2002-02-22 | 2007-08-09 | Newbuild Ltd | Building foundation and floor slab made of stone blocks. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59737A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | マイクロプログラム制御方法 |
-
1989
- 1989-03-15 JP JP6281389A patent/JPH02242335A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59737A (ja) * | 1982-06-28 | 1984-01-05 | Hitachi Ltd | マイクロプログラム制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AP1765A (en) * | 2002-02-22 | 2007-08-09 | Newbuild Ltd | Building foundation and floor slab made of stone blocks. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954943A (en) | Data processing system | |
| KR100309615B1 (ko) | 고속프로그램가능로직컨트롤러(plc) | |
| EP0199173A2 (en) | Data processing system | |
| JPS6313215B2 (ja) | ||
| JPS645330B2 (ja) | ||
| US4656581A (en) | Vector mask control system | |
| JPS62226231A (ja) | プロセツサ | |
| JP2520882B2 (ja) | デ−タ処理装置およびデ−タ処理方法 | |
| JPH02242335A (ja) | 電子計算機 | |
| JPS63268033A (ja) | データ処理装置 | |
| JPS6217773B2 (ja) | ||
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JP2583506B2 (ja) | データ処理装置 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPH0218729B2 (ja) | ||
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JP3190945B2 (ja) | マイクロプログラム制御回路 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP3651099B2 (ja) | プログラマブルコントローラ | |
| JPS6229814B2 (ja) | ||
| JPH05274341A (ja) | ベクトル命令処理装置 | |
| JP2987281B2 (ja) | プロセッサ | |
| JPS6028014B2 (ja) | マイクロプロセツサ |