JPS63829B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明はプログラマブル・コントローラ等の情
報処理装置に関し、特に入出力データを共通バス
に接続したメモリの入出力領域を介して伝送する
形式の情報処理装置における前記入出力領域の切
換手段の改良に関するものである。

従来技術と問題点 プログラマブル・コントローラ等の情報処理装
置においては、入出力データを共通バスに接続し
たメモリの入出力領域（以下ｉ／ｏ領域という）
に一旦格納し、一定のタイミングで読出してプロ
セス入出力装置へブロツク転送することが行なわ
れている。

例えば第１図に示すように、スイツチの接点状
態やバルブの開度のようなアナログ量を入力した
り、モータの回転数や遮断器の入切などの制御出
力を行なうプロセス入出力装置（以下Pi／ｏとい
う）１０を制御対象とのインターフエイス回路と
して共通バス１１に接続する構成のプログラマブ
ル・コントローラでは、メモリユニツト１２に
ｉ／ｏ領域１３を持たせている。ここでメモリユ
ニツト１２には、他に演算処理ユニツト１１のプ
ログラムや演算処理の為の各種データが記憶され
ており、演算処理ユニツト１４はその情報に基い
てｉ／ｏ領域１３のデータに演算処理を加え、演
算処理による出力データは一旦メモリユニツト１
２のｉ／ｏ領域１３に書込まれる。そして、演算
処理ユニツト１４の自己診断により異常がなけれ
ば、演算処理ユニツト１４がｉ／ｏ領域１３の出
力データをPi／ｏ１０へ一括転送するように構成
されており、演算処理による出力データを直接
Pi／ｏ１０へ出力する方式のように誤つた出力が
出るのを防止している。

これに対し、例えば第２図に示すように、共通
バス１１にリモートｉ／ｏ制御ユニツト２０を接
続し、これに伝送路２１を介してPi／ｏ１０を接
続するリモートｉ／ｏ方式のプログラマブル・コ
ントローラでは、ｉ／ｏ領域１３は、リモート
ｉ／ｏ制御ユニツト２０内にデユアル・ポート・
メモリ（共通バス１１及びリモートｉ／ｏ制御ユ
ニツト内の伝送部２２のどちらからも同時にアク
セスできるメモリ）の形式で設けられる。これ
は、このように構成すると、ｉ／ｏ領域１３と
Pi／ｏ１０とのデータ転送はリモートｉ／ｏ制御
ユニツト２０内の伝送部２２で行なわれるため、
演算処理ユニツト１４はｉ／ｏデータ転送を行な
う必要がなく転送指令を与えるだけで良いので、
処理速度が向上するのみならず、共通バス１１の
使用頻度が小さくなる利点があるからである。

また第２図示構成のシステム開発時には、リモ
ートｉ／ｏ制御ユニツト２０が未だ接続されない
状態で演算処理プログラムのデバツグを行なう必
要があり、そのような場合には、メモリユニツト
１２に仮のｉ／ｏ領域１３′を設け、そのｉ／ｏ
データをオペレーシヨナル・コンピユータ等によ
り模擬的に変更したり、読出して表示したりする
必要がある。

このようにｉ／ｏ領域をいずれのユニツトに設
けるかは、システム構成の相違により又システム
開発の段階により異なつてくる。そのため、従来
においてもｉ／ｏ領域の割付けをスイツチ等を変
更可能にしてある装置もあつたが、これらはいず
れも手動で切換えるものであつた。従つて、例え
ば第２図においてメモリユニツト１２に仮のｉ／
ｏ領域１３′を設定する場合にはリモートｉ／ｏ
制御ユニツト２０を取り外すか或はスイツチ等で
そのｉ／ｏ領域１３を無効とした後、ｉ／ｏ領域
１３′を手動操作で設定する必要があり、その後
リモートｉ／ｏ制御ユニツト２０のｉ／ｏ領域１
３を使用する場合はメモリユニツト１２のｉ／ｏ
領域１３′をスイツチ等を切換えて無効とし、リ
モートｉ／ｏ制御ユニツト２０のｉ／ｏ領域１３
を有効とする操作等の比較的面倒な操作を必要と
していた。

発明の目的 本発明はこのような従来の欠点を改善したもの
であり、その目的は、ｉ／ｏ領域のユニツトへの
割当てを極めて簡単な操作で実現し得るようにす
ることにある。以下実施例について詳細に説明す
る。

発明の実施例 第３図は本発明の一実施例を表わすプログラマ
ブル・コントローラのブロツク図であり、第１図
及び第２図と同一符号は同一部分を示し、３０，
３１はレジスタである。

本実施例装置においては、リモートｉ／ｏ制御
ユニツト２０のｉ／ｏ領域１３とメモリユニツト
１２のｉ／ｏ領域１３′とに同一のアドレス空間
が割付けられており、ｉ／ｏ領域１３はリモート
ｉ／ｏ制御ユニツト２０が共通バス１１に接続さ
れたときは常に有効となるように構成され、ｉ／
ｏ領域１３′はメモリユニツト１２が共通バスに
接続されていてもレジスタ３１が所定の内容に設
定されていなければ有効とならないように構成さ
れている。また、リモートｉ／ｏ制御ユニツト２
０にレジスタ３０が設けられ、その内容が演算処
理ユニツト１４から読出せるように構成されてい
る。

第４図はレジスタ３０の構成例を示す線図であ
り、或るビツトがコネテイツド（CONNETED）
ビツト（接続ビツト）CNに割当てられ、そのビ
ツトに情報が書き込まれる。また第５図はレジス
タ３１の構成例を示す線図であり、或るビツトが
イネーブル（ENABLE）ビツトENのの割当て
られ、そのビツトの内容によりｉ／ｏ領域１３′
の有効、無効が決定される。なお、レジスタ３１
の内容は演算処理ユニツト１４から書き込み可能
である。

今、リモートｉ／ｏ制御ユニツト２０が共通バ
ス１１に接続されない状態で演算処理ユニツト１
４がレジスタ３０のコネテイツドビツトCNをア
クセスした際に得られるデータが例えば論理
“０”である場合、コネテイツドビツトCNには
常に“１”を書き込んでおき、且つイネーブルビ
ツトENが“１”のときｉ／ｏ領域１３′が無効、
“０”のとき有効となるようにメモリユニツト１
２を構成する。そして、演算処理ユニツト１４の
プログラムの初期化処理において、例えば第６図
のフローチヤートに示すように、レジスタ３０の
コネテイツドビツトCNの内容を読取り、それを
レジスタ３１のイネーブルビツトENに書き込む
ようにする。このようにすると、リモートｉ／ｏ
制御ユニツト２０が共通バス１１に接続されてい
ればコネテイツドビツトCNの読取り内容は
“１”でありそれがイネーブルビツトENに書き
込まれるので、ｉ／ｏ領域１３が有効となる。ま
たリモートｉ／ｏ制御ユニツト２０が共通バス１
１に接続されていなければコネテイツドビツト
CNの読取り内容は“０”でありそれがイネーブ
ルビツトENに書き込まれるので、ｉ／ｏ領域１
３′が有効となる。このように本実施例装置では、
リモートｉ／ｏ制御ユニツト２０の有無により自
動的にｉ／ｏ領域が割当てられることになる。

第７図はレジスタ３１のイネーブルビツトEN
の出力によりｉ／ｏ領域１３′の有効、無効を切
換える手段を備えたメモリユニツト１２の実施例
を表わす要部ブロツク図であり、１２０〜１２３
はメモリブロツク、１２４はユニツトアドレス設
定器、１２５はコンパレータ、１２６はデコー
ダ、３１はレジスタ、A₀〜A₁₅はアドレス線（A₀
がMSB）である。このメモリユニツトは、4096
語の容量を持ち、1024語の容量の４つのメモリブ
ロツクのうち１つをレジスタ３１のENビツトに
より有効、無効に切換えられるようにしたもので
ある。同図において、共通バス１１はアドレスバ
ス１１Ａとデータバス１１Ｄより成り、16本のア
ドレス線A₀〜A₁₅により、65536語のアドレス空
間を持つている。コンパレータ１２５はアドレス
線A₀〜A₃とユニツトアドレス設定器１２４とを
比較し、一致したらユニツト選択信号１２７を出
力する。デコーダ１２６はアドレス線A₄，A₅を
デコードし、ユニツト選択信号１２７とのアンド
をとつて、４つのメモリブロツク１２０〜１２３
の選択信号１２８〜１３１のいずれか１つを出力
する。選択されたメモリブロツクは、アドレス信
号A₆〜A₁₅によりいずれか１つのメモリセルが選
択されてデータバスとの間でデータの書込み、読
出しが行なわれる。レジスタ３１は、その出力で
あるEN信号１３２によつてメモリブロツク１２
０への選択信号１２８を禁止入力付きのアンドゲ
ート１３３により制御してメモリユニツト１２０
の有効、無効を指定することができる。即ち、レ
ジスタ３１に“１”を書込むとEN信号が“１”
となり、アンドゲート１３３によりメモリブロツ
ク１２０の選択信号１２８がロツクされるから、
メモリブロツク１２０は無効となる。

第８図は本発明の別の実施例を表わすプログラ
マブル・コントローラのブロツク図であり、第３
図と同一符号は同一部分を示す。本実施例装置に
おいて、リモートｉ／ｏ制御ユニツト２０のｉ／
ｏ領域１３とメモリユニツト１２のｉ／ｏ領域１
３′とに同一のアドレス空間が割付けられており、
ｉ／ｏ領域１３はリモートｉ／ｏ制御ユニツト２
０が共通バス１１に接続されたときは常に有効と
なるように構成されている点は先の実施例と同一
である。先の実施例と相違する点は、本実施例の
場合、メモリユニツト１２のｉ／ｏ領域１３′が
初期状態では常に無効となるように構成されてお
り、且つリモートｉ／ｏ制御ユニツト２０のレジ
スタ３０を省略し、リモートｉ／ｏ制御ユニツト
２０が共通バス１１に接続されているか否かは
ｉ／ｏ領域を読出したときの応答の有無により識
別し、応答無でリモートｉ／ｏ制御ユニツトが不
接続と判定してメモリユニツト１２のｉ／ｏ領域
１３′を有効とするようにしたところにある。こ
のような機能は、演算処理ユニツト１４の初期化
処理プログラムに例えば第９図に示すような処理
ルーチンを含め、ｉ／ｏ領域からの応答無でレジ
スタ３１のイネーブルビツトENにｉ／ｏ領域１
３′の有効を示すビツト（“１”または“０”）を
書き込むようにすれば良い。

第１０図はｉ／ｏ領域１３′を初期状態で無効
としておく手段の実施例を示す要部回路図であ
り、第７図と同一符号は同一部分を示し、１４０
はレジスタ３１を構成するＤタイプレジスタ、１
４１はレジスタ書込信号、１４２はEN信号、１
４３はリセツト信号である。一般に共通バス１１
には、装置の電源投入時やリセツト時に共通バス
に接続される各ユニツトをイニシヤライズする為
のリセツト信号１４３を持つている。従つてリセ
ツト信号１４３によりレジスタ１４０をセツトす
るように構成すれば、その出力であるEN信号１
４２は“１”となり、メモリユニツトのｉ／ｏ領
域は無効となる（第７図と同様）。その後、リセ
ツト信号が解除され、プログラムの実行によりリ
モートｉ／ｏ制御ユニツトが接続されていないと
判断されると、レジスタ書込信号１４１とともに
レジスタ１４０に“０”が書込まれ、EN信号が
“０”となつてメモリユニツトのｉ／ｏ領域は有
効となる。

第１１図は本発明の更に別の実施例を表わすプ
ログラマブル・コントローラのブロツク図であ
り、第３図と同一符号は同一部分を示し、１０
０，１０１はレジスタ、１０２はスイツチであ
る。本実施例装置が第３図装置と相違するところ
は、リモートｉ／ｏ制御ユニツト２０に２つのレ
ジスタ１００，１０１を設け、一方のレジスタ１
００の内容はｉ／ｏ領域１３，１３′のいずれか
を選択するスイツチ１０２によつて書き換え可能
であり、他方のレジスタ１０１はその内容によつ
てｉ／ｏ領域１３の有効、無効が決定されるよう
にしたところにある。

第１２図はレジスタ１００の構成例を示す線図
であり、或るビツトがセレクト（SELECT）ビ
ツトSELに割当てられ、そのビツトにｉ／ｏ領域
１３，１３′の有効、無効を指示する情報が書き
込まれる。また第１３図はレジスタ１０１の構成
例を示す線図であり、或るビツトがイネーブル
（ENABLE）ビツトENに割合てられ、そのビツ
トの内容によりｉ／ｏ領域１３の有効、無効が決
定される。このレジスタ１０１の内容は演算処理
ユニツト１４から書き換え可能であり、レジスタ
１００の内容は演算処理ユニツト１４から読み出
し可能である。

今、メモリユニツト１２のｉ／ｏ領域１３′が
レジスタ３１のイネーブルビツトEN＝“１”で
無効、EN＝“０”で有効とし、リモート制御ユ
ニツト２０のｉ／ｏ領域１３がレジスタ１０１の
イネーブルビツトEN＝“１”で有効、EN＝“０”
で無効となるように構成されている場合、スイツ
チ１０２をメモリユニツト有効側（“０”）に切換
えたときレジスタ１００のセレクトビツトSELが
“０”となり、スイツチ１０２をリモートｉ／ｏ
制御ユニツト有効側（“１”）に切換えたときセレ
クトビツトSELが“１”となるように構成する。
そして、演算処理ユニツト１４のプログラムの初
期化処理において、例えば第１４図のフローチヤ
ートに示すように、レジスタ１００のセレクトビ
ツトSELの内容を読み取り、それをレジスタ３１
及びレジスタ１０１のイネーブルビツトENに書
き込むようにする。このようにすると、スイツチ
１０２を切換えるだけで自動的にｉ／ｏ領域を割
当てることが可能となる。

以上の各実施例は、１つのｉ／ｏ領域を２つの
ユニツトに割当てるものであるが、本発明は、
ｉ／ｏ領域が複数ブロツク存在しそれぞれのブロ
ツクに対してｉ／ｏ領域を持つユニツトが複数接
続される場合にも同様にブロツク毎に割当て切換
えが可能である。また、２つのユニツトに割当て
るｉ／ｏ領域のアドレス空間は全く同一である必
要はなく、少なくとも重複するものであれば良
い。

発明の効果 以上説明したように、本発明は、共通バスに演
算処理ユニツトの他にメモリユニツト等の複数の
他ユニツトが接続される情報処理装置において、
前記複数の他ユニツトに互いにアドレス空間の重
複する入出力領域を持たせるとともに、ユニツト
が接続されたか否かの情報或はいずれのユニツト
の入出力領域を有効とするかを指示する情報を前
記共通バスから読み取り可能に構成し、且つ前記
アドレス空間の重複する入出力領域のいずれか１
つを有効とする入出力領域設定手段を設け、演算
処理ユニツトはプログラムの初期化処理において
共通バスを介して読み取つた情報に基づいて前記
入出力領域設定手段を制御するようにしたもので
あり、ｉ／ｏ領域のユニツトへの割当てを極めて
簡単な操作で実現し得る利点がある。特に第３図
及び第８図の実施例に依れば、システム設計者等
が意識することなく自動的にｉ／ｏ領域を割当て
ることが可能となる。

【図面の簡単な説明】

第１図及び第２図は従来のプログラマブル・コ
ントローラの構成図、第３図、第８図及び第１１
図は本発明のそれぞれ異なる実施例の要部ブロツ
ク図、第４図はレジスタ３０の構成例を示す線
図、第５図はレジスタ３１の構成例を示す線図、
第６図は第３図の演算処理ユニツトのプログラム
例を示す図、第７図はレジスタ３１のイネーブル
ビツトENの出力によりｉ／ｏ領域１３の有効、
無効を切換える手段を備えたメモリユニツトの実
施例を示す要部ブロツク図、第９図は第８図の演
算処理ユニツトのプログラム例を示す図、第１０
図はｉ／ｏ領域１３′を初期状態で無効としてお
く手段の実施例を示す要部回路図、第１２図はレ
ジスタ１００の構成例を示す線図、第１３図はレ
ジスタ１０１の構成例を示す線図、第１４図は第
１０図の演算処理ユニツトのプログラム例を示す
図である。 １０はプロセス入出力装置、１１は共通バス、
１２はメモリユニツト、１３，１３′はｉ／ｏ領
域、１４は演算処理ユニツト、２０はリモート
ｉ／ｏ制御ユニツト、３０，３１，１００，１０
１はレジスタ、１０２はスイツチである。

Claims (1)

【特許請求の範囲】
1. １ 共通バスに接続される演算処理ユニツトと、
   共通バスとプロセス入出力ユニツトとの間に接続
   される複数の制御ユニツトと、共通バスに接続さ
   れてプロセスに対する入出力データを一旦記憶す
   るメモリユニツトとを備え、前記複数の制御ユニ
   ツトとメモリユニツトとに互いにアドレス空間の
   重複する入出力領域を持たせるとともに前記制御
   ユニツトが接続されたか否かの情報或いはアドレ
   ス空間の重複するいずれのユニツトの入出力領域
   を有効とするかを指示する情報を前記共通バスか
   ら読み取り可能に構成し、且つ前記アドレス空間
   の重複する入出力領域のいずれか１つを有効とす
   る入出力領域設定手段を設け、前記演算処理ユニ
   ツトはプログラムの初期化処理において前記共通
   バスを介して読み取つた情報に基づいて前記入出
   力領域設定手段を制御するように構成したことを
   特徴とする情報処理装置。