JPH0269866A - ベクトルデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はベクトルデータ処理装置に関し、特にベクトル
レジスタに書込まれたベクトル要素を読出す場合に、読
出されるベクトル要素が書込まれた有効なベクトル要素
であるがどうかをチエツクする方式に関する。

［従来の技術］ 従来、この種のチエツクはソフトウェアにより行なわれ
ていた。例えば、各ベクトルレジスタに対応してベクト
ルの書込み要素数を格納するメモリ領域を設け、ベクト
ルレジスタに書込みが行なわれる命令に伴なって、その
命令のベクトル要素数をそのメモリ領域にストアする命
令を追加し、ベクトルレジスタから読出しが行なわれる
命令に伴なってその命令のベクトル要素数とメモリ領域
のベクトル要素数をロード、比較する命令を追加し、チ
エツクを行っていた。

［発明が解決しようとする課題〕 そのため、従来のチエツク方式では、ベクトルレジスタ
に書込み読出しを行う命令に付随してベクトル要素数の
ストア、ロード、比較を行う命令を追加せねばならず、
処理時間が増大するという欠点がある。

［課題を解決するための手段］ 本発明によるベクトルデータ処理装置の１つは、複数の
ベクトルレジスタと、それぞれのベクトルレジスタに対
応して読出しアドレスを与える第１アドレス手段と、そ
れぞれのベクトルレジスタに対応して書込みアドレスを
与える第２アドレス手段とを含み、第２アドレス手段の
出力する書込みアドレスを格納保持するアドレス格納手
段と、そのアドレス格納手段の出力するアドレスと第１
アドレス手段の出力する読出しアドレスとをベクトルの
読出し時に比較し、第１アドレス手段の出力する読出し
アドレスがアドレス格納手段の出力するアドレスより大
なることを検出出力するアドレス比較器とを有し、第２
アドレス手段は書込み終了で最終のベクトル要素の書込
みアドレスを次の書込み開始まで保持するよう構成され
ている。

本発明によるベクトルデータ処理装置の他の１つは、複
数のベクトルレジスタと、それぞれのベクトルレジスタ
に対応して読出しベクトルの要素数を格納し、カウント
ダウンを行い、読出しの終了を判定する第１要素数カウ
ント手段と、それぞれのベクトルレジスタに対応して書
込みベクトルの要素数を格納し、カウントダウンを行い
、書込みの終了を判定する第２要素数カウント手段とを
含み、ベクトルレジスタに対する書込み開始時に、第２
要素数カウント手段より書込みベクトルの要素数を受け
、格納保持する要素数格納手段と、ベクトルレジスタに
対する読出し開始時に、第１要素数カウント手段に格納
された読出しベクトルの要素数と要素数格納手段の書込
みベクトルの要素数を比較して、読出しベクトルの要素
数が要素数格納手段の書込みベクトルの要素数より大で
あることを検出する要素数比較器とを有している。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のブロック図であり、第
２図は、本発明の第１の実施例を含むベクトルデータ処
理装置のブロック図である。

第１図において、第１アドレス手段は、レジスタ１１と
、レジスタ１１の値に“１”を加えてレジスタ１１に返
す演算器１２とから構成される。

ここで、このレジスタ１１は、読出し開始信号によりリ
セットされ、フリップフロップ（Ｆ／Ｆ）１０の出力に
より演算器１２の出力をセットする。

このフリップフロップ１０は、制御用フリップフロップ
であり、外部から与えられる読出し開始信号でセットさ
れ、外部から与えられる読出し終了信号でリセットされ
る。

また、第２アドレス手段も、第１アドレス手段と同様に
、レジスタ２］と演算器２２とから構成され、外部から
与えられる書込み開始信号、書込み終了信号と、フリッ
プフロップ２０により第１アドレス手段と同様に制御さ
れる。

次に、アドレス格納手段は、レジスタ３１とフリップフ
ロップ３０とオアゲート３２から構成される。このレジ
スタ３１は、レジスタ２１の出力を受けて、読出し開始
信号とフリップフロップ３０の出力の論理和をとるオア
ゲート３２の出力によりセットされる。ここで、このフ
リップフロップ３０は、読出し開始信号でセットされ、
書込み開始信号でリセットされるリセット優先のフリッ
プフロップである。

また、アドレス比較器は、比較器３３とアンドゲート３
４から構成される。比較器３３はレジスタ３１とレジス
タ１１の出力を受けて、レジスタ１１の値がレジスタ３
１の値よりも大ならば、論理１を出力する。アンドゲー
ト３４は、その出力とフリップフロップ１０の出力の論
理積をとることにより、ベクトルの読出し時のみ比較器
３３の出力を有効とした読出されるベクトル要素がそれ
に先立って書込まれた有効なベクトル要素でないことを
示すベクトル要素無効信号を出力する。

この第１図のブロックは、第２図においては各ベクトル
レジスタ４３，４４．及び４５のそれぞれに対応してア
ドレス制御部４０．４１及び４２として表わされる。こ
こで、各アドレス制御部４０．４１及び４２は、それぞ
れに個有の書込み開始信号、書込み停止信号、読出し開
始信号、読出し停止信号により制御され、対応するベク
トルレジスタ４３．４４及び４５に読出しまたは書込み
アドレスを与える。また、ベクトルレジスタ４３．４４
及び４５から読出されたベクトル要素は、出力クロスバ
４８により選択され、演算器４９．５０またはメモリ（
図示せず）に送られる。

演算器４９．５０から出力される演算結果のベクトル要
素またはメモリからのベクトル要素は、人力クロスバ４
７に送られ選択されて、ベクトルレジスタ４３，４４及
び４５に書込まれる。ここで、割込み制御手段４６は、
各演算器から出力される演算例外などの割り込み要因を
受け、割り込み制御を行うが、本実施例では本発明に関
わるベクトル要素か白゛効であるかどうかの検出結果で
あるベクトル要素無効ｆＪ号をも受け、それをも割り込
み要因とする。

次に第１の実施例の動作について説明する。以下、各ア
ドレス制御部４０，４１．４２の第１図の各ブロックを
区別するため、たとえばアドレス制御部４０のレジスタ
２１ならばレジスタ２１（４０）とｔ己述する。

今、ベクトルレジスタ４３とベクトルレジスタ４４にメ
モリから２つのベクトルデータを書込み、次にその２つ
のベクトルデータを読出して演算器４９で演算を行い、
ベクトルレジスタ４３に演算結果のベクトルデータを書
込む場合を考える。

このとき、また、アドレス制御部４０に書込み開始信号
が与えられフリップフロップ２０（４０）が“１“にセ
ットされ、フリップフロップ３０（４０）が０”にリセ
ットされる。また、レジスタ２１は、“０″にリセット
され、最初の書込みアドレスとして出力される。次のサ
イクルで、この書込みアドレスによりメモリから出力さ
れた最初のベクトル要素か人力クロスバ４７で選択され
、ベクトルレジスタ４３に書込まれ、フリップフロップ
２０　（４０）の出力によりレジスタ２］（４０）は演
算器２２（４０）の出力を受けてインクリメントされ、
次の書込みアドレスが出力される。このサイクル以降、
書込み停止信号が与えられフリップフロップ２０（４０
）が“０″にリセットされた次のサイクルまでレジスタ
２１（４０）の書込みアドレスはインクリメントされ、
メモリから出力されたベクトルデータが人力クロスバ４
７で選択され、ベクトルレジスタ４３に書込まれる。こ
の最後のサイクルに書込まれたベクトル要素に対応する
書込みアドレスがレジスタ２１（４０）に保持される。

続いてアドレス制御部４１が同様に制御され、ベクトル
レジスタ４４にベクトルデータが書込まれ、レジスタ２
１（４１）に最後のサイクルに書込まれたベクトル要素
に対応する書込みアドレスが保持される。

続いてアドレス制御部４０と４１に同時に読出し開始信
号が与えられ、フリップフロ・ツブ１０（４０）、１０
　（４１）、３０　（４０）、３０（４１）が“１”に
セットされ、レジスタ１１（４０）、１１　（４１）は
０”にリセ・ノドされ、最初の読出しアドレスが出力さ
れる。また、読出し開始信号を受けたゲート３２の出力
により、レジスタ３１　（４０）、　　３１　（４１）
に最終書込みアドレスがセットされる。

次のサイクルでは、この最初の読出しアドレスによりベ
クトルレジスタ４３．４４から最初のベクトル要素が読
出され、出力クロメノく４８により選択され、演算器４
つに人力される。また、フリップフロップ１０　（４０
）、１０　（４１）の出力により、レジスタ１１　（４
０）、１１　　（４１）は演算器１２　（４０）、１２
　（４１）の出力を受けて】インクリメントされ、次の
読出しアドレス力（準備されると共に、レジスタ１１　
　（４０）、１１（４１）から出力されている最初の読
出しアドレスは、レジスタ３１　　（４０）、　　３１
　　（４１）から出力されている最終書込みアドレスと
それぞれ比較器３３　（４０）、３３　（４１）で比較
され、読出しアドレスが最終書込みアドレスを越えてい
ないことがチエツクされ、フリップフロップ１０（４０
）、１０　（４１）の出力を受けたゲート３４　（４０
）、３４　（４１）により有効とされ、割込み制御手段
４６に出力される。

このサイクル以降、読出し停止信号が与えられ、フリッ
プフロップ１０　（４０）、１０　（４１）がリセット
された次のサイクルまで、レジスタ１１（４０）、１１
　（４１）の読出しアドレスはインクリメントされ、ベ
クトルレジスタ４３．４４はベクトルデータの読出しを
行い、その読出しアドレスは、比較器３３　（４０）、
３３　（４１）で最終書込みアドレスを越えて読出しが
行なわれないか、レジスタ３１　（４０）、３１　（４
１）の出力と比較される。

ここで、レジスタ３１　　（４０）、３１　（４１）の
値は、最初はフリップフロップ３０（４０）。

３０（４１，）の出力を受けたゲート３２の出力により
、読出し開始信号が与えられたサイクル以降、レジスタ
３１　（４０）、３１　（４１）の出力する最終書込み
アドレスをセットしているが、演算器４つより最初の演
算結果が出力され、入力クロスバ４７により選択され、
ベクトルレジスタ４３に書込みを開始するタイミングに
なると、アドレス制御部４０に書込み開始信号が与えら
れ、先のメモリからの書込みの場合と同様、フリップフ
ロップ２０　（４０）、３０　（４０）が′０“にリセ
・ント、レジスタ２１（４０）は０１にリセットされる
。

このフリップフロップ３０（４０）が“０“にリセット
されることにより、レジスタ３１（４０）のセットが中
止され、レジスタ２１（４０）の最終書込みアドレスが
演算結果の書込みのために“０”にリセットされ、続い
てインクリメントが開始された場合も、レジスタ３１（
４０）に最終書込みアドレスが保持されるので、ベクト
ルレジスタ４３のベクトル要素の読出しが終了するまで
読出アドレスが最終書込みアドレスを越えないかチエツ
クが行なわれる。

また、ここでベクトルレジスタ４３への演算結果の書込
みを開始する書込み開始信号が与えられ、それによりフ
リップフロップ３０（４０）がリセットされ、レジスタ
３１（４０）のセットが中止されるまで、レジスタ３１
（４０）のセットか行なわれるのは、メモリからベクト
ルレジスタ４３へのベクトルデータの書込みと次のベク
トルレジスタ４３から演算器４９へのベクトルデータの
読出しがチエイニングして行なわれる場合に、レジスタ
３１（４０）にレジスタ２１（４０）よりベクトルレジ
スタ４３の読出しが開始されると、書込み途中の書込み
アドレスをセットし、その書込みアドレスをその時点に
おける最終書込みアドレスとして読出しアドレスとチエ
ツクを行うためであり、それにより先の命令で書込れた
有効なベクトル要素を読出しているかどうかのチエツク
が行なわれる。また、このとき、書込み途中に読出しア
ドレスが書込みアドレスを追い越すことがないことは明
らかである。また、このように書込みから読出しがチエ
イニングされる場合、書込み途中に次の書込み（この場
合、演算結果の書込み）が行なうことができないため、
そのようなタイミングでのチエイニングは行なわれず、
次の書込みによりチエツクのための書込み途中、または
最終の書込みアドレスが破壊されないのも明らかである
。

そして、上記の動作のいずれかにおいてベクトルデータ
の書込みが終了し、その最終書込みアドレスを越えてベ
クトル要素の読出しが行なわれると、比較器３３により
行なわれているチエツクにより無効なベクトル要素が読
出されたことが割込み制御手段４６に知らされる。

以下、この割り込みにより、いかなる割り込み処理が起
動されるか、またこの割り込みをマスク可の割り込みと
するか、マスク不可の割り込みとするか、などの点につ
いてはシステムまたはプログラムの設計に関わるもので
あり、ここでは省略する。

また、上記チエイニング中に起こり得ない読出しアドレ
スが書込みアドレスを追い越すような異常動作か起った
場合にも、本発明により検出が可能である。

第３図は本発明の第２の実施例のブロック図であり、第
４図は本発明の第２の実施例を含むベクトルデータ処理
装置のブロック図である。

第３図において、第１要素数カウント手段は、レジスタ
６１と、レジスタ６１の値がら“１“を引いてレジスタ
６１に返す演算器６２と、レジスタ６１の値が“１”で
あれば論理１を読出し終了信号としてフリップフロップ
６ｏに送る比較器６３から構成される。ここで、このレ
ジスタ６１は読出し開始信号により外部から与えられる
読出しベクトル要素数をセットし、フリップフロップ６
０の出力により演算器６２の出力をセットする。

このフリップフロップ６０は、制御用フリップフロップ
であり、外部から与えられる読出し開始信号でセットさ
れ、比較器６３から与えられる読出し終了信号でリセッ
トされる。

また、第２要素数カウント手段も、第１要素数カウント
手段と同様に、レジスタ７１、演算器７２、比較器７３
から構成され、外部から与えられる書込み開始信号とフ
リップフロップ７０により第１要素数カウント手段と同
様に制御される。

次に要素数格納手段は、レジスタ８０とフリップフロッ
プ８３から構成され、レジスタ８０はレジスタ７１の出
力を受けて、フリップフロップ８３の出力によりセット
を行う。

また、要素数比較器は、比較器８１とフリップフロップ
８４とアンドゲート８２から構成され、比較器８１はレ
ジスタ８０とレジスタ６１の出力を受けて、レジスタ６
１の値がレジスタ８０の値よりも大ならば論理１を出力
する。アンドゲート８２はその出力とフリップフロップ
８４の出力の論理積をとり、読出されるベクトル要素が
それに先立って書込まれた有効なベクトル要素でないこ
とを示すベクトル要素無効信号を出力する。ここで、フ
リップフロップ８３と８４は、それぞれその入力として
書込み開始信号と読出し開始信号とを受ける。

この第３図のブロックは第４図においては各ベクトルレ
ジスタ９６．９７及び９８のそれぞれに対応して要素数
制御部９０．９１及び９２として表わされている。ここ
で、各要素数制御部９０９１及び９２は、読出しまたは
書込みのベクトル要素数のカウントに同期して読出しま
たは書込みのアドレスを発生するため、アドレス制御部
９３９４及び９５に読出しアドレスリセット信号、書込
みアドレスリセット信号、読出しアドレスインクリメン
ト信号、及び書込みアドレスインクリメント信号の４本
の信号を送っている。

第３図に示すように、これら４本の信号の中で、読出し
アドレスリセット信号、書込みアドレスリセット信号は
、それぞれ読出し開始信号、書込み開始信号であり、ア
ドレス制御部の初期設定を行い、又、読出しアドレスイ
ンクリメント信号、書込みアドレスインクリメント信号
は、それぞれフリップフロップ６０．７０の出力であり
、読出しまたは書込みの要素数のディクリメントに同期
して読出しまたは書込みのアドレスのインクリメントを
指示する。

これら４本の信号の制御により、アドレス制御部９３．
９４及び９５はそれぞれベクトルレジスタ９６．９７及
び９８に読出しまたは書込みアドレスを与える。また、
ベクトルレジスタ９６゜９７及び９８から読出されたベ
クトル要素は、出力クロスバ１０１により選択され、演
算器１０２゜１０３またはメモリ（図示せず）に送られ
る。演算器１０２，１０３から出力される演算結果のベ
クトル要素またはメモリからのベクトル要素は、共に人
力クロスバ１００に送られ、ここで選択されて、ベクト
ルレジスタ９６．９７及び９８に書込まれる。ここで、
割込み制御手段９９は、各演算器から出力される演算例
外などの割り込み要因を受け、割り込み制御を行うが、
本実施例では、本発明に関わる、ベクトル要素が何効で
あるかどうかの検出結果であるベクトル要素無効信号を
も受け、それをも割り込み要因とする。

次に第２の実施例の動作について説明する。以下、各要
素数制御部９０．９１．９２の第３図の各ブロックを区
別するため、たとえば要素数制御部９０のレジスタ７１
ならばレジスタ７１（９０）とご己述する。

今、ベクトルレジスタ９６とベクトルレジスタ９７にメ
モリから２つのベクトルデータを書込み、次にその２つ
のベクトルデータを読出して演算器１０２で演算を行い
、ベクトルレジスタ９７に演算結果のベクトルデータを
書込む場合を考える。

このとき、まず、要素数制御部９ｏに書込み開始信号と
書込みベクトルの要素数が送られ、レジスタ７１（９０
）に書込みベクトルの要素数がセットされ、フリップフ
ロップ７０　（９０）、８３（９０）が１”にセットさ
れ、またアドレス制御部から出力される書込みアドレス
が“０”にリセットされる。

次のサイクルで、フリップフロップ８３　（９０）の出
力によりレジスタ７１（９０）にセットされた書込みベ
クトルの要素数がレジスタ８０　（９０）にセット保持
され、フリップフロップ８３（９０）は“０”に戻る。

またメモリから出力された最初のベクトル要素が入力り
ロスバ１００で選択され、ベクトルレジスタ９６に書込
まれ、フリップフロップ７０　（９０）の出力によりレ
ジスタ７１（９０）の値は１デイクリメントされ、アド
レス制御部９３の書込みアドレスは１インクリメントさ
れる。

このサイクル以降、レジスタ７１（９０）の値は、“Ｏ
“になるまでディクリメントされ、書込みアドレスはイ
ンクリメントされ、メモリから出力されたベクトルデー
タが人力クロスバ１００で選択され、ベクトルレジスタ
９６に書込まれる。

続いて、要素数制御部９１、アドレス制御部９４が同様
に制御され、ベクトルレジスタ９７にベクトルデータが
書込まれ、レジスタ８０　（９１）にその書込みベクト
ルの要素数がセットされる。

続いて、要素数制御部９０と９１に同時に読出し開始信
号と読出しベクトルの要素数が送られ、レジスタ６１　
（９０）と６１（９１）に読出しベクトルの要素数がセ
ットされ、フリップフロップ６０　（９０）、６０　（
９１）、８４　（９０）。

８４（１１）が“１″にセットされ、またアドレス制御
部から出力される読出しアドレスが“０”にリセットさ
れる。

次のサイクルで、フリップフロップ６゜（９０）、６０
　（９１）の出力によりレジスタ６１　（９０）と６１
　（９１）の値がディクリメントされ、またアドレス制
御部９３と９４の読出しアドレスは１インクリメントさ
れ、ベクトルレジスタ９６と９７に格納されたベクトル
データが読出され、出力クロスバ１０１で選択され、演
算器１０２に入力される。また、このサイクルで、フリ
ップフロップ８４　（９０）と８４　（９１）の出力に
より比較器８１　（９０）と８１（９１）の出力が有効
となり、割込み制御手段９９に入力される。このとき、
レジスタ８０　（９０）の値よりレジスタ６１　（９０
）の値が大、またはレジスタ８０（９１）の値よりレジ
スタ６１（９１）の値が大であるならば、比較器８１　
（９０）または比較器８１（９１）の出力が論理１とな
り、割り込みが発生され、ベクトルレジスタ９６または
へクトルレジスタ９７に格納されたベクトル要素数のい
ずれかより長いベクトル要素数でベクトルレジスタ９６
と９７が読出されようとしていることが割込み制御手段
９９に知らされる。

以下、この割込みにより、いかなる割込み処理が起動さ
れるか、またこの割込みをマスク可の割込みとするか、
マスク不可の割込みとするかなどの点については、シス
テムまたはプログラム設計に関わるものであり、ここで
は省略する。

また、ここでこの演算処理が続行されるとする己、最初
のベクトル要素の演算結果が演算器１０２から出力され
ると、要素数制御手段９１に書込み開始信号と書込みベ
クトルの要素数が人力され、先のメモリからのベクトル
データの書込みの場合と同様に、人力クロスバ１００で
選択された演算器１０２から出力される演算結果のベク
トルデータの書込みが開始される。このとき、また、書
込みベクトルの要素数が、レジスタ７１（９１）にセッ
ト保持され、次に、ベクトルレジスタ９７が読出される
場合、チエツクに用いられる。

［発明の効果］ 以上説明したように、本発明によれば、読出し開始時よ
り、第２アドレス手段の出力する書込みアドレスを格納
し、第２アドレス手段の次の書込み開始時より保持する
アドレス格納手段と、このアドレス格納手段の出力する
アドレスと第１アドレス手段の出力する読出しアドレス
を読出し中に比較することにより、第１アドレス手段の
読出しアドレスにより読み出されるベクトル要素がそれ
に先立って第１アドレス手段の書込みアドレスにより書
込まれた有効なベクトル要素であるがどうかのチエツク
を、性能の低下を招来せずに行うことができるという効
果がある。

又、本発明によれば、書込み開始時に要素数制御手段に
格納保持した書込みベクトルの要素数と読出し開始時に
要素数カウント手段に格納された読出しベクトルの要素
数とを比較することにより、読出すベクトル要素が書込
まれた釘効なベクトル要素であるかどうかを性能の低下
を招来せずに行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図の第１の実施例を含むベクトルデータ処理装置の
ブロック図、第３図は本発明の第２の実施例のブロック
図、第４図は第３図の第２の実施例を含むベクトルデー
タ処理装置のブロック図である。 １０．２０．３０・・・フリップフロップ、１１゜２１
．３１・・・レジスタ、１２．２２・・・演算器、３３
・・・比較器、３２・・・オアゲート、３４・・・アン
ドゲート、４０，４１．４２・・・アドレス制御部、４
３．４４．４５・・・ベクトルレジスタ、４６・・・割
込み制御部、４７・・・入力クロスバ、４８・・・出力
クロスバ、４９．５０・・・ベクトル演算器、６０゜７
０．８３．８４・・・フリップフロップ、６１゜７１．
８０・・・レジスタ、６２．７２・・・演算器、６３．
７３．８１・・・比較器、８２・・・アンドゲート、９
０．９１．９２川要素数制御部、９Ｂ、９４゜９５・・
・アドレス制御部、９６，９７．９８・・ベクトルレジ
スタ、９９・・・割込みｉｌＪ　ｉ部、１００・・・入
力クロスバ、１０〕・・・出力クロスバ、１０２゜１０
３・・・ベクトル演算器。 第１図

Claims (1)

1. 【特許請求の範囲】 １、複数のベクトルレジスタと、該ベクトルレジスタそ
   れぞれに対応して読出しアドレスを与える第１アドレス
   手段と、前記ベクトルレジスタそれぞれに対応して書込
   みアドレスを与える第２アドレス手段とを含むベクトル
   データ処理装置であって、前記第２アドレス手段の出力
   する書込みアドレスを格納保持するアドレス格納手段と
   、該アドレス格納手段の出力するアドレスと前記第１ア
   ドレス手段の出力する読出しアドレスとを比較し、ベク
   トル読出し時に前記第１アドレス手段の出力する読出し
   アドレスが前記アドレス格納手段の出力するアドレスよ
   り大なることを検出、出力するアドレス比較器とを有し
   、前記第２アドレス手段は書込み終了で最終のベクトル
   要素の書込みアドレスを次の書込み開始まで保持するよ
   う構成され、前記ベクトルレジスタに対するベクトルの
   読出し時の読出しアドレスを該ベクトルの書込み時に有
   効な書込みアドレスと比較することにより、読出される
   ベクトル要素が読出しに先立って書込まれた有効なベク
   トル要素であるか否かを検出可能とすることを特徴とす
   るベクトルデータ処理装置。 ２、複数のベクトルレジスタと、該ベクトルレジスタそ
   れぞれに対応して読出しベクトルの要素数を格納し、カ
   ウントダウンを行い、読出しの終了を判定する第１要素
   数カウント手段と、前記ベクトルレジスタそれぞれに対
   応して書込みベクトルの要素数を格納し、カウントダウ
   ンを行い、書込みの終了を判定する第２要素数カウント
   手段とを含むベクトルデータ処理装置であって、前記ベ
   クトルレジスタに対する書込み開始時に、前記第２要素
   数カウント手段より書込みベクトルの要素数を受け、格
   納保持する要素数格納手段と、前記ベクトルレジスタに
   対する読出し開始時に、前記第１要素数カウント手段に
   格納された読出しベクトルの要素数と該要素数格納手段
   の書込みベクトルの要素数とを比較して、該読出しベク
   トルの要素数が前記要素数格納手段の書込みベクトルの
   要素数より大であることを検出する要素数比較器とを有
   し、読出されるベクトル要素がそれに先立って書込まれ
   た有効なベクトル要素であるかどうか検出可能であるこ
   とを特徴とするベクトルデータ処理装置。