JPS608951A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、アドレス比較に特徴を有するデータ処理製雪
に関する。

（従来技術） 従来、この種のデータ処理装置においては、プログラム
のデパック時にプログラムの実行アドレスが特定アドレ
スにきた時点で、プログラムの実行を停止させ、制御パ
ネルからレジスタの値やメモリの内容などをチェックし
てプログラム実行の正当性を検証していた。したがって
、ループしているプログラムに対してアドレスストップ
機能を使用する場合には、レジスタの値が目的の値とな
るまで実行機能とアドレス一致による実行停止機能とを
繰返して使用する必要があシ、デパックの効率が悪く力
るという欠点があった。

（発明の目的） 本発明の目的は、アドレス可能なデータレジスタにデー
タを書込む時に、特定アドレスとのアドレス一致を検出
すると共に１アドレス可能なデータレジスタのうち、比
較に使用するデータ値のみを第２のデータレジスタに記
憶しておいて比較を行い、データ値が所定の値とかった
時に始めてプログラムの実行を停止することができるよ
うに構成したデータ処理装置を提供することにある。

（発明の構成） 本発明によるデータ処理装置は、プログラムメモリと、
プログラムカウンタと、命令レジスタと。

第１および第２の比較器と、第１および第２のデータレ
ジスタと、レジスタアドレス一致検出回路と、停止手段
とから成立つ。

プログラムメモリは、複数の命令から成るプログラムを
格納するためのものである。プログラムカウンタは、プ
ログラムメモリの内部の実行アドレスを指定するための
ものである。命令レジスタは、プログラムメモリから読
出された命令を格納するためのものである。第１の比較
器は、外部から与えられた第１の比較値をプログラムカ
ウンタにセットされた値と比較するためのものである。

第２の比較器は、第２のデータレジスタにセットされた
値と外部から与えられた第２の比較値とを比較するだめ
のものである。第１のデータレジスタは演算時に一時的
にデータを貯えふためのアドレス可能がレジスタである
。第２のデータレジスタは、第１のデータレジスタへの
病込みデータと同一のデータが入力できるように接続し
てあシ、第１のデータレジスタへの書込み時Ｋ、レジス
タアドレス一致検出回路が上記レジスタアドレスの一致
を検出した場合にのみ書込みデータをセットするための
ものである。レジスタアドレス一致検出回路は第１のデ
ータレジスタのアドレスが、外部で指定されたレジスタ
アドレスと一致するととを検出するためのものである。

停止手段は複数の素子を複合して形成され、第１の比較
器にょシ得られた比較結果、ならびに第２の比較器にょ
シ得られた比較結果に応じて、プログラムの実行を停止
させるためのものである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図において、データ処理装ＭＭアドレスレジスタ１
と、プログラムメモリ２と、命令レジスタ３と、解読器
４と、第１および詑２のデータレジスタ５，６と、演算
器Ｔと、プログラムカウンタ８と、第１および第２の比
較器９，１ｏと、データ比較レジスタ１１と、第３の比
較器１２と。

クロック制御回路１３と、比較信号発生回路１４本発明
の実施例を示す第１図において、メモリ２は複数の命令
から成るプログラム、およびデータを記憶するためのも
のである。アドレスレジスタＨ−ｔプログラムメモリ２
のアドレスを指定するためのものである。命令レジスタ
３は、プログラムメモリ２から読出された命令を格納す
るためのものである。解読器４け、命令レジスタ３にセ
ットされている命令を解読して制御信号線１１０上に制
御信号を送出するためのものである。第１および第２の
データレジスタ５．　６１１、命令レジスタ３によシ読
出し、またＦｉｗ込みのアドレスを指定す石ことができ
るように構成したものである。

信号線１０３１１、第１のデータレジスタから読出され
たデータを演算器Ｔの一方の入力に接続す石ためのもの
であ石。信号線１（１４ｔｊ、第２のデータレジスタ６
から読出されたデータを演算器７の他方の入力に接続す
Ｘ−＋めのものである。データバス１０１は、演算器７
による演算で得られたデータの転送および各レジスタの
間でのデータの転送を行わせるためのものでである。プ
ログラムカウンタ８は、解読器４によ多制御信号線１１
０上に送出された制御信号によシデータバス１０１の内
容をセットすることができるように構成したものであ）
、インクレメント可能なものである。比較信号発生回路
１４け、スイッチ信号により第１の比較信号線１０７と
、第２の比較信号線１０９と、レジスタ番号比較信号線
１０８とにそれぞれ比較信号を送出するためのものであ
る。第１の比較器９け、プログラムカウンタ８にセット
された値と、第１の比較信号線１０７上に送出された信
号とを比較し、両者が一致している時には一致信号を発
生するためのものである。第２の比較器１０は、命令レ
ジスタ３によシ第１のデータレジスタ５．または第２の
データレジスタ６のアドレスを指定するため、レジスタ
アドレス信号線１０２上の信号と、比較信号発生回路１
４によシ送出したレジスタ番号比較信号線１０８上の信
号とを比較し、一致している時には一致信号を発生↓　
。

するためレジスタアドレス比較器である。データ比較レ
ジスタ１１は、第２の比較器１０が一致信号を送出して
いる時に、データバス１０１の内容を第１のデータレジ
スタ５．または第２のデータレジスタ６に書込むよう指
示された場合には、第１のデータレジスタ、または第２
のデータレジスタ６に書込むのと同時に、データバス１
０１の内容をセットすることができるように構成したも
のである。第３の比較器１２は、データ比較レジスタ１
１から出力信号線１０５上に送出されたデータ値を比較
信号発生回路１４から発生した第２の比較信号線１０９
上の基準信号と比較し、一致している時には一致信号を
発生するものである。クロック制御信号回路１３は、第
３の比較器１２からの出力信号、および第１の比較器９
からの出力信号を受付け、一方、もしくは両方の比較結
果に従い、クロックの発生を停止させることができるよ
うに構成したものである。

第２図は、クロック制御回路１３の詳細を示すブロック
図であふ。第２図において、クロック制御回路１３はク
ロック信号を発生するためのクロック発生回路２０１と
、第１の比較器９もしくは第３の比較器１２からの信号
の一方、もしくは両方にしたがってセットすることがで
きるように構成したフリップフロップ２０３と、フリッ
プフロップ２０３の出力とクロック発生回路２０１とに
接続されたＡＮＤ回路２０２とから構成したものである
。

第３図は、比較信号発生回路１４の詳細を示すブロック
図である。第３図において、比較信号発生回路１４はプ
ログラムの実行を停止する停止アドレスと、レジスタ番
号と、データ値とを外部よシ指定するためのスイッチ３
０１と、このスイッチ３０１に接続されたインバータ３
０２とから構成しである。

次は本発明によるデータ処理装置の動作を第１〜第３図
にしたがって説明する。まず、複数の命令からなるプロ
グラムがプログラムメモリ２に格納されているものとす
る。ここで、実行する命令のアドレスはプログラムカウ
ンタ８に格納されている。プログラムカウンタ８にセッ
トされた値がデータバス１０１を経由し、アドレスレジ
スタ１に転送され、プログラムメモリ２から命令が読出
される。プログラムカウンタＢでは次の命令を読出すた
めに、読出した命令の長さだけ内容を加算する。プログ
ラムメモリ２から読出された命令は命令レジスタ３にセ
ットされ、解読器４により解読される。命令レジスタ３
にセットされた命令が演算命令である時には、命令ワー
ド内部のレジスタ指定部からレジスタアドレス信号線１
０２に送出されている信号によシ、第１のデータレジス
タ５と第２のデータレジスタ６とを指定して演算データ
を読出す。上記の読出し結果を演算器７によシ演算し、
結果はデータバス１０１を経由して命令に対応したレジ
スタに転送される。この場合、プログラムを停止させる
停止アドレス、レジスタ番号、データ値などはあらかじ
めスイッチ３０１にセットしておく、演算結果をレジス
タに格納する時には、レジスタ番号比較信号線１０８上
の値とレジスタアドレス信号線１０２上の値とを第２の
比較器１０によシ比較し、両者が一致している場合には
データ比較レジスタ１１に格納する。さらに、プログラ
ムの実行を進め、プログラムカウンタ８にセットされた
値と第１の比較信号線１０７上の値とを第１の比較器９
によ）比較する。

また、第２の比較信号線１０９上の値とデータ比較レジ
スタ１１にセットされた値とを第３の比較器１２によシ
比較する。

第１の比較器９の出力と第３の比較器１２の出力とをク
ロック制御回路１３に送出し、両方の一致回路が一致を
検出した場合にはフリップフロップ２０３がセットされ
る。そこで、フリップフロップ２０３のＱ端子出力の状
態Ｆｉ％Ｏｌとなシ、ＡＮＤ回路２０２からのクロック
は送出され表くなって、命令の実行は停止する。再び、
実行を開始させる時にはフリップフロップ２０３をリセ
ットするための信号を発生させなければならかい。

第４図に示すように、１０３０番地と１０５０番地との
間に存在するループのほかに、１０２０番地と１０９０
番地との間にループが存在する場合！’ｌｌｔ、１０４
０番地においてレジスタにセットされた値が特定の値に
表った時のみに実行を停止させることが可能である。レ
ジスタの指定ができない場合には、プログラムカウンタ
８の内容が１０４０番地を示す毎に命令の実行は停止す
る。

本発明によるデータ処理装置では、プログラムカウンタ
８の内容とデータ値との両方が基準値に一致した場合の
み、プログラムの実行を停止するだけではなく、上記の
値のいずれか一方が基準値に一致した場合に停止させる
ことも容易に実現できる。

（発明の効果） 本発明には以上説明したように、アドレス可能なデータ
レジスタにデータを書込む時に、特定アドレスを検出し
、データレジスタへの書込みと同時にデータ比較レジス
タにも書込み、データ比較レジスタの内容とプログラム
カウンタにセットされた値とを外部からの基準値と比較
することによシブログラムの任意の位置で実行を停止し
、プログラムデパックの効率を上げることができるとい
う効果がある。

【図面の簡単な説明】

第１図は、本発明によ多構成したデータ処理装置の一実
施例を示すブロック図である。 第２図は、第１図に示すクロック制御回路の詳細例を示
すブロック図である。 、４ 第３図、第１図に示す比較信号発生回路の一部分例を示
すブロック図である。 第４図は、第１図に示すデータ処理装置で実行されるプ
ログラムの一例を示す図である。 １．３，５，６，１１・ｅ・レジスタ ２・０００．プログラムメモリ ４・・・・・解読器 ７・ｅ舎・Φ演算器 ８・拳・・・プログラムカウンタ ９．１０．１２−・・比較器 １３・・・・クロック制御回路 １４・・・・比較信号発生回路 ２０１・・・クロック発生回路 ２０２＠・・ＡＮＤ回路。 ２０３・・・フリップフロップ ３０１−・・スイッチ ３０２・・拳インバータ １０１・愉・データバス １０２〜１１０・・・信号線 １００Ｇ、１０１０，１０２０，１０３０．１（１０゜
１０５０．１０６０，１０７０，１０８０，１０９０・
・・・・アドレス 特許出願人　日本電気株式会社 代理人　弁理士　井　）　ロ　壽 特開昭６０−８９５１（５） 第４図 ５ＴＡＲＴ ７ドレ又 ０００ ０１０ ０２０ ０３０ ０４０ ０５０ ０６０ ０７０ ０８０ ［−く） ２９６− ０９０

Claims (1)

【特許請求の範囲】
1. 複数の命令から成るプログラムを格納するためのプログ
   ラムメモリと、前記プログラムメモリの内部の実行アド
   レスを指定するためのプログラムカウンタと、前記プロ
   グラムメモリから読出された命令を格納するための命令
   レジスタと、外部から与えられた第１の比較値を前記プ
   ログラムカウンタにセットされた値と比較するための第
   １の比較器と、演算時に一時的にデータを貯えるための
   アドレス可能な第１のデータレジスタと、前記第１のデ
   ータレジスタのアドレスが外部で指定されたレジスタア
   ドレスと一致することを検出す石ためのレジスタアドレ
   ス−数棟出回路と、前記第１のデータレジスタへの書込
   みデータと同一のデータを入力できるように接続してあ
   って前記第１のデータレジスタへの書込み時に帥記しジ
   スタアドレス一致検出回路が前記レジスタアドレスの一
   致を検出した場合にのみ書込みデータをセットするため
   の第２のデータレジスタと、前記第２のデータレジスタ
   にセットされた値と外部から与えられた第２の比較値と
   を比較するための第２の比較器と、前記第１の比較器と
   前記第２の比較器による比較結果に応じて前記プログラ
   ムの実行を停止させるための停止手段とを具備して構成
   したことを特徴とするデータ処理装置。