JPH01227264A - 外部記憶装置のモータ起動・停止法 - Google Patents
外部記憶装置のモータ起動・停止法Info
- Publication number
- JPH01227264A JPH01227264A JP5441088A JP5441088A JPH01227264A JP H01227264 A JPH01227264 A JP H01227264A JP 5441088 A JP5441088 A JP 5441088A JP 5441088 A JP5441088 A JP 5441088A JP H01227264 A JPH01227264 A JP H01227264A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- signal
- starting
- fdc
- external storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子情報処理装置のフロッピードライブ等の
外部記憶装置における、モータの起動ｅ停止法に関する
ものである。
外部記憶装置における、モータの起動ｅ停止法に関する
ものである。
従来、フロッピードライブ等の外部記ｔａ ＨｉＺのモ
ータの連続回転が不都合とされる電子情報処理ＨＨにお
いては、フロッピードライブ（以下、外部記憶Ｌ？ ｆ
ｌ−の−例としてフロッピーディスクを例にとり説明す
る）の制御部にインタバルタイマを設けて、ハードウェ
ア割込を発生し、ハードウェア割込処理プログラム内で
のタイマ値減算処理とし、フロッピーへのアクセス処理
プログラム内でのタイマ値判別による、モータの起動・
停止処理を行なっていた。
ータの連続回転が不都合とされる電子情報処理ＨＨにお
いては、フロッピードライブ（以下、外部記憶Ｌ？ ｆ
ｌ−の−例としてフロッピーディスクを例にとり説明す
る）の制御部にインタバルタイマを設けて、ハードウェ
ア割込を発生し、ハードウェア割込処理プログラム内で
のタイマ値減算処理とし、フロッピーへのアクセス処理
プログラム内でのタイマ値判別による、モータの起動・
停止処理を行なっていた。
（発明が解決しようとする課題〕
上述した従来のモータ起動ｅ停止法では、タイマ値の演
算処理、演算結果の判別処理、判別結果による、モータ
起動及びモータの回転安定待ち、モータ回転の継続、モ
ニタの停止処理が７０フピーのアクセス処理プログラム
と、ハードウェア割込処理の両方に組み込む必要があり
、プログラムが？ｓｉ雑、冗長になるという欠点と、ハ
ードウェア割込が頻発するという欠点があった。
算処理、演算結果の判別処理、判別結果による、モータ
起動及びモータの回転安定待ち、モータ回転の継続、モ
ニタの停止処理が７０フピーのアクセス処理プログラム
と、ハードウェア割込処理の両方に組み込む必要があり
、プログラムが？ｓｉ雑、冗長になるという欠点と、ハ
ードウェア割込が頻発するという欠点があった。
本発明は、上記欠点を解決し、簡単なモータ起動・停止
法を提供することを目的とする。
法を提供することを目的とする。
本発明は、アクセスによって起動され、一定時間後にモ
ータを停止させるモータＯＦＦタイマ回路ををし、モー
タ制御信号をハードウェア割込として出力する外部！２
ｔ、ａ ＨＨ回路を存し、該回路を利用して、ハード
ウェア割込処理内部でのみ、モータ起動時の回転待ち動
作を可能とすることを特徴とする。
ータを停止させるモータＯＦＦタイマ回路ををし、モー
タ制御信号をハードウェア割込として出力する外部！２
ｔ、ａ ＨＨ回路を存し、該回路を利用して、ハード
ウェア割込処理内部でのみ、モータ起動時の回転待ち動
作を可能とすることを特徴とする。
本発明は、フロッピードライブの制御部にモータ停止用
のタイマを臀し、このタイマはフロッピードライブへの
アクセスの度にリセットされ、モータの起動信号を出力
し、一定時間後には、モータの停止信号を出力するが、
この起動、停止信号はマスク用のレジスタ値との論理積
の結果を、フロッピードライブからのハードウェア割込
信号との論理和をとるように構成されたものであり、上
述の付加回路を使用する事により、ハードウェア処理プ
ログラム内だけでのモータ起動、回転安定待ち、停止の
制御が行なえるようにしたものである。
のタイマを臀し、このタイマはフロッピードライブへの
アクセスの度にリセットされ、モータの起動信号を出力
し、一定時間後には、モータの停止信号を出力するが、
この起動、停止信号はマスク用のレジスタ値との論理積
の結果を、フロッピードライブからのハードウェア割込
信号との論理和をとるように構成されたものであり、上
述の付加回路を使用する事により、ハードウェア処理プ
ログラム内だけでのモータ起動、回転安定待ち、停止の
制御が行なえるようにしたものである。
本発明に係わる外部記ｔａ装碇のモータ起動・停止法の
一実施例を説明する。
一実施例を説明する。
第１図は本発明の一実施例の回路構成図である。ＦＤＣ
アクセス信号１は、ＦＤＣＩＯへと、モータＯＦＦタイ
マ部６へ入力側の乗算器に入力され、モータ制御要求信
号２の無「により、モータＯＦＦタイマ部６の起動が選
択される。
アクセス信号１は、ＦＤＣＩＯへと、モータＯＦＦタイ
マ部６へ入力側の乗算器に入力され、モータ制御要求信
号２の無「により、モータＯＦＦタイマ部６の起動が選
択される。
モータＯＦＦタイマ部６は起動されると、ＦＤＤモータ
制御信号５がＯＮＬ、、一定時間後ＯＦＦする機能を有
す。ＦＤＤモータ制御信号６は、モータ制御割込マスク
信号８と乗算したものを、ＦＤＣからの割込信号と加算
してＦＤＣハードウェア割込信号４とする。
制御信号５がＯＮＬ、、一定時間後ＯＦＦする機能を有
す。ＦＤＤモータ制御信号６は、モータ制御割込マスク
信号８と乗算したものを、ＦＤＣからの割込信号と加算
してＦＤＣハードウェア割込信号４とする。
上記付加回路により、ＦＤＣのアクセスによりモータＯ
ＦＦタイマ部６が動作するが、その動作は、プログラム
側で０Ｎ１０ＦＦ可能なモータ制御要求信号２により動
作させない事も可能となっている。
ＦＦタイマ部６が動作するが、その動作は、プログラム
側で０Ｎ１０ＦＦ可能なモータ制御要求信号２により動
作させない事も可能となっている。
ＦＤＤモータ制御信号５によりモータの回転停止が行な
われるが、この回転信号をハードウェア割込信号４とし
て出力するか否かは、プログラム側からＯＮ ／ ＯＦ
Ｆ可能なモータ制御割込マスク信号３で決定される。
われるが、この回転信号をハードウェア割込信号４とし
て出力するか否かは、プログラム側からＯＮ ／ ＯＦ
Ｆ可能なモータ制御割込マスク信号３で決定される。
第２図において、上記付加回路を用いた場合のハードウ
ェア割込処理プログラムにおける動作を７０−チャート
として示す。
ェア割込処理プログラムにおける動作を７０−チャート
として示す。
■ ＥＯＩ（ＥＮＤ ＯＦ ＩＮＴＥＲＲｌＪＰＴ
）で次の割込を許可してＯモータＯＮか否かの判断を行
なう。これはＦＤＤモータ制御信号５を調べればよい。
）で次の割込を許可してＯモータＯＮか否かの判断を行
なう。これはＦＤＤモータ制御信号５を調べればよい。
モータがＯＮ（回転）であれば、ＲＡ Ｍ上のモータ回
転中のフラグを調べ（■）、ＯＮであれば、モータ回転
中のＦＤＣからの割込処理として０ＦＤＣ割込要因排除
の処理を行なう。
転中のフラグを調べ（■）、ＯＮであれば、モータ回転
中のＦＤＣからの割込処理として０ＦＤＣ割込要因排除
の処理を行なう。
Ｏでモータ回転中フラグがＯＦＦだった場合は■モータ
回転中フラグをＯＮ、ｅモータ制御割込マスク信号をＯ
Ｎして０モ一タ回転安定を待つ為に一定時間ＷＡ Ｉ
Ｔする。（■Ｏ■は順不同）以上でモータ起動時の処理
は完了するが、ＦＣＣからの割込発生の可能性もある為
Ｏを実行しておく。
回転中フラグをＯＮ、ｅモータ制御割込マスク信号をＯ
Ｎして０モ一タ回転安定を待つ為に一定時間ＷＡ Ｉ
Ｔする。（■Ｏ■は順不同）以上でモータ起動時の処理
は完了するが、ＦＣＣからの割込発生の可能性もある為
Ｏを実行しておく。
■でモータがＯＦＦ Ｃ停止した時）の場合は、モータ
回転中フラグを０ＦＦ１＠モ一タ制御要求信号もＯＦＦ
した上でＯを実行後、■モータ制御要求信号をＯＮＬ、
て［相］モータ制ｇ！ａ割込マスク信号をＯＦＦする。
回転中フラグを０ＦＦ１＠モ一タ制御要求信号もＯＦＦ
した上でＯを実行後、■モータ制御要求信号をＯＮＬ、
て［相］モータ制ｇ！ａ割込マスク信号をＯＦＦする。
０と０は、＠の処理中のＦＤＣアクセスでモータが回転
するのを防ぐ目的のものである。
するのを防ぐ目的のものである。
以上のプログラミングを行なう事により、モータ回転中
のＦＤＣ割込処理、モータ停止中に発生したＦＤＣアク
セスによるモータ起動処理、モータ停止によりＦＣＣか
らのＮｏｔ Ｒｅａｄｙの割込処理を実行する。
のＦＤＣ割込処理、モータ停止中に発生したＦＤＣアク
セスによるモータ起動処理、モータ停止によりＦＣＣか
らのＮｏｔ Ｒｅａｄｙの割込処理を実行する。
なお、上記実施例では、外部記憶Ｈ’ｆｌの一例として
、フロッピーディスクを例にとり説明したが、本願は、
これに限定されるものでなく、例えば、ウィンチエスタ
−型磁気ディスク装置に適用されでもよい。
、フロッピーディスクを例にとり説明したが、本願は、
これに限定されるものでなく、例えば、ウィンチエスタ
−型磁気ディスク装置に適用されでもよい。
以上のように本発明では、外部記憶ＨＭのモータ制御は
付加回路と、ハードウェア割込処理のみでアクセスを行
なう事が可能となり、外部記憶装置アクセスのプログラ
ミングの際には全（外部記憶装置のモータ制御を考慮す
る必要がな（なる。
付加回路と、ハードウェア割込処理のみでアクセスを行
なう事が可能となり、外部記憶装置アクセスのプログラ
ミングの際には全（外部記憶装置のモータ制御を考慮す
る必要がな（なる。
つまり、モータの連続回転が許される装置、許されない
装置の如何を問わず同一のプログラムで外部＃ｃ！憶装
置のアクセスが可能となり、プログラミングの生産性が
向上し、又、不要なタイマ割込が除去された事で、電子
情報処理自体のスループットも向上する。
装置の如何を問わず同一のプログラムで外部＃ｃ！憶装
置のアクセスが可能となり、プログラミングの生産性が
向上し、又、不要なタイマ割込が除去された事で、電子
情報処理自体のスループットも向上する。
第１図は、本発明の１実施例の概略を示すブロック図。
第２図は、本発明の動作を示すフローチャート。
以 上
出願人 セイコーエプソン株式会社
第２図
Claims (1)
- アクセスによって起動され、一定時間後にモータを停止
させるモータＯＦＦタイマ回路を有し、モータ制御信号
をハードウェア割込として出力する外部記憶制御回路を
有し、該回路を利用して、ハードウェア割込処理内部で
のみ、モータ起動時の回転待ち動作を可能とすることを
特徴とする外部記憶装置のモータ起動・停止法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5441088A JPH01227264A (ja) | 1988-03-08 | 1988-03-08 | 外部記憶装置のモータ起動・停止法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5441088A JPH01227264A (ja) | 1988-03-08 | 1988-03-08 | 外部記憶装置のモータ起動・停止法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01227264A true JPH01227264A (ja) | 1989-09-11 |
Family
ID=12969931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5441088A Pending JPH01227264A (ja) | 1988-03-08 | 1988-03-08 | 外部記憶装置のモータ起動・停止法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01227264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342753A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ディスク再生装置及び地図表示装置 |
-
1988
- 1988-03-08 JP JP5441088A patent/JPH01227264A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342753A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ディスク再生装置及び地図表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496163A (ja) | Ｄｍａコントローラ | |
| JP2002189614A (ja) | ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法 | |
| JPH01227264A (ja) | 外部記憶装置のモータ起動・停止法 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH0322032A (ja) | プログラム例外コード制御回路 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0312768A (ja) | Ｉ／ｏコントローラ | |
| JPS61255440A (ja) | プログラム中断制御方式 | |
| JPH04205425A (ja) | データ処理装置及びそのデータ処理方法 | |
| JPH0350612A (ja) | 自動ｃｐｕ動作スピード切り替え装置 | |
| JPS6336443A (ja) | 割り込み処理方式 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH07104781B2 (ja) | マイクロプログラム制御方式 | |
| JPH1027040A (ja) | 計算機のリセット方式 | |
| JPS6156814B2 (ja) | ||
| JPH05197593A (ja) | アプリケーションプログラムのループ／ストール監視装置 | |
| JPH0462093B2 (ja) | ||
| JPH03105529A (ja) | Ｐｓｗ形式エラー制御回路 | |
| JPH06149592A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JPS6048559A (ja) | 初期プログラムロ−デイング処理装置 | |
| JPH02136927A (ja) | 言語処理プログラム | |
| JPH11119801A (ja) | プロセス制御装置 | |
| JPS60246438A (ja) | 情報処理装置 |