JPS6336443A - 割り込み処理方式 - Google Patents
割り込み処理方式Info
- Publication number
- JPS6336443A JPS6336443A JP18067486A JP18067486A JPS6336443A JP S6336443 A JPS6336443 A JP S6336443A JP 18067486 A JP18067486 A JP 18067486A JP 18067486 A JP18067486 A JP 18067486A JP S6336443 A JPS6336443 A JP S6336443A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- processing
- interruption processing
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000003672 processing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の制御に利用する。特に情報処理
装置の割り込み処理に関する。
装置の割り込み処理に関する。
本発明は、プロセッサに対して割り込み処理を要求する
割り込み処理方式において、 割り込み処理を実行させる制御命令がデコードされたと
きにすでに蓄えられている割り込み要求を処理し、この
制御命令以外の命令がデコードされたときには割り込み
処理を行わないことにより、割り込み処理に関する制御
プログラムを簡単化し、プログラムステップ数を減少さ
せるものである。
割り込み処理方式において、 割り込み処理を実行させる制御命令がデコードされたと
きにすでに蓄えられている割り込み要求を処理し、この
制御命令以外の命令がデコードされたときには割り込み
処理を行わないことにより、割り込み処理に関する制御
プログラムを簡単化し、プログラムステップ数を減少さ
せるものである。
従来の割り込み処理方式は、割り込み処理を受は付ける
前に割り込み処理を許可する命令を実行し、割り込み処
理を禁止するためには、割り込み処理を禁止する命令を
実行していた。
前に割り込み処理を許可する命令を実行し、割り込み処
理を禁止するためには、割り込み処理を禁止する命令を
実行していた。
しかし、従来の割り込み処理方式では、制御プログラム
上で、割り込みを受は付けることが可能なときは割り込
み許可命令を与え、割り込みを禁止したいときは割り込
み禁止命令を与える必要があるため、割り込みを禁止し
たい部分が制御プログラム中に多数存在するときは、制
御プログラム作成において常に割り込み処理関係を意識
していなければならないという欠点がある。
上で、割り込みを受は付けることが可能なときは割り込
み許可命令を与え、割り込みを禁止したいときは割り込
み禁止命令を与える必要があるため、割り込みを禁止し
たい部分が制御プログラム中に多数存在するときは、制
御プログラム作成において常に割り込み処理関係を意識
していなければならないという欠点がある。
本発明は、以上の問題点を解決し、制御プログラム中で
割り込み処理関係が明瞭となる割り込み処理方式を提供
することを目的とする。
割り込み処理関係が明瞭となる割り込み処理方式を提供
することを目的とする。
本発明の割り込み処理方式は、プロセッサに対する割り
込み要求を保持する割り込み要求保持回路と、割り込み
処理を実行させる制御命令により上記割り込み要求保持
回路に保持された割り込み要求に対する処理を上記プロ
セッサに実行させる手段とを備えたことを特徴とする。
込み要求を保持する割り込み要求保持回路と、割り込み
処理を実行させる制御命令により上記割り込み要求保持
回路に保持された割り込み要求に対する処理を上記プロ
セッサに実行させる手段とを備えたことを特徴とする。
本発明の割り込み方式は、割り込み要求が発生している
状態において、割り込み処理を実行させる制御命令が実
行されるときに割り込み処理を行い、割り込み処理を実
行させる制御命令以外の命令が実行されているときは、
割り込み要求が発生しても割り込み処理を行わない。
状態において、割り込み処理を実行させる制御命令が実
行されるときに割り込み処理を行い、割り込み処理を実
行させる制御命令以外の命令が実行されているときは、
割り込み要求が発生しても割り込み処理を行わない。
次に、本発明の実施例について図面を参照して説明する
。
。
図は本発明実施例割り込み処理装置のブロック構成図で
ある。
ある。
割り込み要求保持回路１には外部から割り込み要求信号
が供給される。割り込み要求保持回路１は、プログラム
カウンタ２およびデコーダ５に接続される。プログラム
カウンタ２は、インストラクションＲＯＭ４およびスタ
ック３に接続される。
が供給される。割り込み要求保持回路１は、プログラム
カウンタ２およびデコーダ５に接続される。プログラム
カウンタ２は、インストラクションＲＯＭ４およびスタ
ック３に接続される。
インストラクションＲＯＭ４はデコーダ５に接続される
。デコーダ５は割り込み要求保持回路１、プログラムカ
ウンタ２およびスタック３に接続される。
。デコーダ５は割り込み要求保持回路１、プログラムカ
ウンタ２およびスタック３に接続される。
割り込み要求保持回路１は、外部からの割り込み要求を
受けてこれを保持する。プログラムカウンタ２は、イン
ストラクションＲＯＭ４のアドレスを指定する。スタッ
ク３はプログラムカウンタ２の値を一時的に記憶する。
受けてこれを保持する。プログラムカウンタ２は、イン
ストラクションＲＯＭ４のアドレスを指定する。スタッ
ク３はプログラムカウンタ２の値を一時的に記憶する。
デコーダ５はインストラクションＲＯＭ４の命令を解読
する。
する。
制御プログラムの実行中において、割り込み要求がない
状態では、割り込み処理を実行させる制御命令をデコー
ダ５がデコードしても、何も処理をせずに次の命令へ移
る。そして、その後に割り込み要求があっても、割り込
み処理を実行させる制御命令を実行するまでは割り込み
処理を実行しない。割り込み要求があるときに、割り込
み処理を実行させる制御命令を実行したときは、まず、
プログラムカウンタ２の出力値をスタック３へ格納し、
割り込み要求保持回路１からの割り込み処理アドレス信
号をプログラムカウンタ２へ送す、割り込み処理プログ
ラムへ実行を移す。そして、割り込み要求保持回路１ヘ
デコーダ５からリセット信号を送り、割り込み要求を解
除する。割り込み処理が終了すると、スタック３のデー
タをプログラムカウンタ２へ送り、通常命令動作へ移る
。
状態では、割り込み処理を実行させる制御命令をデコー
ダ５がデコードしても、何も処理をせずに次の命令へ移
る。そして、その後に割り込み要求があっても、割り込
み処理を実行させる制御命令を実行するまでは割り込み
処理を実行しない。割り込み要求があるときに、割り込
み処理を実行させる制御命令を実行したときは、まず、
プログラムカウンタ２の出力値をスタック３へ格納し、
割り込み要求保持回路１からの割り込み処理アドレス信
号をプログラムカウンタ２へ送す、割り込み処理プログ
ラムへ実行を移す。そして、割り込み要求保持回路１ヘ
デコーダ５からリセット信号を送り、割り込み要求を解
除する。割り込み処理が終了すると、スタック３のデー
タをプログラムカウンタ２へ送り、通常命令動作へ移る
。
そして、割り込み要求が引続き発生しても割り込み処理
を実行させる制御命令が実行されない限り、割り込み処
理は行わない。
を実行させる制御命令が実行されない限り、割り込み処
理は行わない。
以上説明したように、本発明の割り込み処理方式は、割
り込み処理の制御を一命令で実行することにより、プロ
グラム上で割り込みを受は付けられる部分と受は付けら
れない部分とが多数存在するときに、割り込みの禁止区
間に関する注意を減少させることができるとともに、プ
ログラムステップ数を減少させることができる効果があ
る。
り込み処理の制御を一命令で実行することにより、プロ
グラム上で割り込みを受は付けられる部分と受は付けら
れない部分とが多数存在するときに、割り込みの禁止区
間に関する注意を減少させることができるとともに、プ
ログラムステップ数を減少させることができる効果があ
る。
図は本発明実施例割り込み処理装置のブロック構成図。
１・・・割り込み要求保持回路、２・・・プログラムカ
ウンタ、３・・・スタック、４・・・インストラクショ
ンＲＯＭ、５・・・デコーダ。
ウンタ、３・・・スタック、４・・・インストラクショ
ンＲＯＭ、５・・・デコーダ。
Claims (1)
- （１）プロセッサに対する割り込み要求を保持する割り
込み要求保持回路と、 割り込み処理を実行させる制御命令により上記割り込み
要求保持回路に保持された割り込み要求に対する処理を
上記プロセッサに実行させる手段と を備えた割り込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18067486A JPS6336443A (ja) | 1986-07-31 | 1986-07-31 | 割り込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18067486A JPS6336443A (ja) | 1986-07-31 | 1986-07-31 | 割り込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6336443A true JPS6336443A (ja) | 1988-02-17 |
Family
ID=16087325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18067486A Pending JPS6336443A (ja) | 1986-07-31 | 1986-07-31 | 割り込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6336443A (ja) |
-
1986
- 1986-07-31 JP JP18067486A patent/JPS6336443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336443A (ja) | 割り込み処理方式 | |
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPS63118949A (ja) | 情報処理装置 | |
| JP2835220B2 (ja) | パーソナルコンピュータ | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH04329442A (ja) | マイクロコンピュータにおける割込処理方法 | |
| JPS6252900B2 (ja) | ||
| JPS6230452B2 (ja) | ||
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH02201654A (ja) | タイムシェアリングシステムのブレーク割り込み制御方式 | |
| JPS61229123A (ja) | デ−タ処理装置 | |
| JPS6349261B2 (ja) | ||
| JPH0115902B2 (ja) | ||
| JPH0115094B2 (ja) | ||
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPS6231439A (ja) | 命令再処理制御方式 | |
| JP2000029728A (ja) | 割り込み排他処理装置，方法および記録媒体 | |
| JPH03119429A (ja) | データ処理装置の割込制御方式 | |
| JPS6214235A (ja) | 情報処理装置 | |
| JPH06149592A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JPH06119169A (ja) | マイクロコンピュータ | |
| JPS63178335A (ja) | マイクロプロセツサ | |
| JPH01154234A (ja) | 割込み制御装置 |